本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › 信号完整性SI/PI仿真 › 求助 outer box buffer size 设置?
返回列表 发新帖
查看: 1388|回复: 2
打印 上一主题 下一主题

[Cadence Sigrity] 求助 outer box buffer size 设置?

[复制链接]
nick1227tw

该用户从未签到
跳转到指定楼层
1#
发表于 2013-11-14 10:54 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
本帖最后由 nick1227tw 于 2013-11-14 11:39 编辑 # @$ c3 V7 ^$ l! A) {9 E, q

+ b6 O4 L+ j+ I1 q  z, E0 u请问大哥
! L* v! P& X/ }( iouter box buffer size怎这么置比较好啊?
4 t$ G7 A& d$ Y) {( w  Q我知道是6-10倍,若以这个例子 该怎么填写较适当呢?, R* N8 d- B# [/ s2 B1 l1 a, A
烦请高手指点 谢谢

2013-11-14_105433.jpg (57.12 KB, 下载次数: 6)

Stack up

Stack up

2013-11-14_103805.jpg (85.83 KB, 下载次数: 7)

2013-11-14_103805.jpg

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
coppi27

该用户从未签到
2#
发表于 2013-11-14 19:47 | 只看该作者
PCB total thickness=61mils=1549.4um=1.5494mm
* M; c4 g* i: {/ \1 q' V1 _: couter box buffer size = 15.5mm (X,Y,Z)

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-8 00:03 , Processed in 0.062500 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表