找回密码
 注册
查看: 1550|回复: 2
打印 上一主题 下一主题

[仿真讨论] 减小轨道塌陷措施?

[复制链接]
  • TA的每日心情
    无聊
    2022-12-27 15:01
  • 签到天数: 18 天

    [LV.4]偶尔看看III

    跳转到指定楼层
    1#
    发表于 2013-10-11 09:44 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    1、减小电源和地路径的回路电感;4 r; Z8 |; A. V1 s0 D0 P
    2、使电源平面和地平面相邻并尽量靠近;
    ! c" p5 ^6 v, M' x3、在平面间使用介电常数尽量高的介质材料使平面间的阻抗最低;
    9 X. v6 w% C; H$ N5 {4、尽量使用多个成对的电源平面和地平面;
    8 X  J" @( P2 H: m4 j9 B, K1 s5、使同向电流相隔尽量远,而反向电流间隔尽量近;
    3 `9 L6 \! h9 Y) m4 G6、在实际中,使电源过孔与地平面过孔尽量靠近。要使它们的间隔至少与过孔的长度相当;
    ' W' N: c& j! `9 I4 }& L7、应将电源平面与地平面尽可能靠近去耦电容所在的表面处;4 C% _8 H2 l6 J
    8、对相同的电源或地焊盘使用多个过孔,但要使过孔间距尽量远;
    + `1 N2 M+ o% _' B  L! r, M9、在电源平面或地平面上布线时,应是过孔的直径尽量大;- x8 s/ S( a8 }( c8 m8 r
    10、在电源焊盘和地焊盘上使用双键合线可以减小键合线的回路电感;
    / X' e* c7 d. Y9 F2 t11、从芯片内引出尽可能多的电源和地引线;% w6 G8 J7 K( B* ]/ h- a
    12、在芯片封装时引出尽可能多的电源和地引脚;, r: i. p4 ?# U/ S, m7 @; a- W! D
    13、使用尽可能短的片间互连方法,例如倒装芯片而不是键合线;  _8 ]6 g  n3 \& I* c  e; `
    14、封装的引线应尽量短,例如应使用CSP封装而不是QFP封装;9 ]& _0 }* q" g4 W: H5 U! b
    16、使去耦电容焊盘间的布线和过孔尽可能短而宽;
    9 N, E4 I2 r! r& b' L% y  C17、在低频时使用一定量的去耦电容来代替稳压器件;  S  C' m2 D- ]5 p5 k
    18、在高频时使用一定量的去耦电容来抵消等效电感;2 Z, I* |+ F1 A" p, K0 W- }
    19、使用尽可能小的去耦电容,并尽量减小电容焊盘上与电源和地平面相连的互连线的长度;
    / D  f" y) c  p20、在片内使用尽量大的去耦电容;
    # A9 H. `8 g8 y) A& Q# D$ Z21、在封装中应使用尽可能多的低电感去耦电容;" b9 ]$ L& ?5 M; B3 v$ v
    22、在I/O接口设计中使用差分对;

    该用户从未签到

    2#
    发表于 2013-10-18 16:23 | 只看该作者
    就一句话:使DIE pad出来的wirebond线与POWER/GROUND RING的电感尽量小。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-29 21:10 , Processed in 0.078125 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表