stratix II 片上并联匹配电阻问题

thinkzero

环境： 芯片stratix ii ep2s30f672   quartus ii 9.1
9 h# s6 D1 p, g( C7 L问题描述：1.  使用FPGA的片上匹配电阻，提高信号质量。
           调用altera模块,串联匹配的输出能够实现。数据手册提示并联匹配只适用于输入端口，按照手册调用模块，显示语法错误，错误原因为并联参数错误，屏蔽并联参数，语法正确，综合正确，但这样根本就没有使用并联电阻匹配。希望有经验的朋友能给与相应帮助，不胜感激！
           详细代码和相关数据手册见附件。
1 U7 i9 |/ [7 q0 D                 2. 动态电阻校正的功能一旦启用，整个BANK有效，是不是此时无论输入、输出使用片上电阻匹配时只能选用动态电阻校正模式？

zgq800712

http://www.altera.com/literature/an/an465.pdf

gaoxings

看看啊