pads layout 规则设置的问题

jerrylwb2011

在layout中设置全局安全间距的时候，假设我统一设置为15mil，但是碰到某个芯片的相邻引脚间距只有10mil
. ]5 v3 z; J/ _1 p  H如何设置规则，使得在“verify design”间距检查的时候，软件不对这个特定的芯片出错误信息？

whylove0707

到高级规则net里面设置，你试一下

jerrylwb2011

whylove0707 发表于 2013-8-2 17:49
) \2 o2 C+ m8 f% c7 O* t到高级规则net里面设置，你试一下

请问是对该芯片的所有引脚的网络规则进行设置吗？

wpc4208211

jerrylwb2011 发表于 2013-8-5 12:26
9 O0 S/ d' A6 H/ e0 K) p请问是对该芯片的所有引脚的网络规则进行设置吗？

8 l% x" B( s6 S4 k0 }1 S在元件规则里设置。