提问：信号线控制阻抗的大小由什么来决定呢？

静音

大家都知道在一些信号线的处理时（比如USB 2.0的差分线要控制90欧姆，RF要控制50欧姆，DDR 单线控制50欧姆），要求PCB板厂根据计算出的阻抗要求做阻抗控制。而大家为什么要控制这样的值呢？

liangjiatian

http://baike.baidu.com/view/16812.htm  你可以看看 有点长

静音

liangjiatian 发表于 2013-7-23 14:14
  |# P5 `& v& S; v! [' I  [: i7 D) J7 Ehttp://baike.baidu.com/view/16812.htm  你可以看看 有点长

3 F* q4 X  D5 a; B. U* L( G5 C& P等于没回答，我不是在找阻抗的计算。。。

liangjiatian

静音 发表于 2013-7-23 15:58
等于没回答，我不是在找阻抗的计算。。。

四、特性阻抗
( t/ ?! U/ B. q( V1 y* o+ b+ i5 S+ O4．1 当某讯号方波，在传输线组合体的讯号线中，以高准位（High Level）的正压讯号向前推进时，则距其最近的参考层（如接地层）中，理论上必有被该电场所感应出来的负压讯号伴随前行（等于正压讯号反向的回归路径Return Path），如此将可完成整体性的回路（Loop）系统。该“讯号”前行中若将其飞行时间暂短加以冻结，即可想象其所遭受到来自讯号线、介质层与参考层等所共同呈现的瞬间阻抗值（Instantanious Impedance），此即所谓的“特性阻抗”。　是故该“特性阻抗”应与讯号线之线宽（w）、线厚（t）、介质厚度（h）与介质常数（Dk）都扯上了关系。
4．2 阻抗匹配不良的后果　由于高频讯号的“特性阻抗”（Z0）原词甚长，故一般均简称之为“阻抗”。读者千万要小心，此与低频AC交流电（60Hz）其电线（并非传输线）中，所出现的阻抗值（Z）并不完全相同。数位系统当整条传输线的Z0都能管理妥善，而控制在某一范围内（±10﹪或±5﹪）者，此品质良好的传输线，将可使得杂讯减少，而误动作也可避免。　但当上述微带线中Z0的四种变数（w、t、h、 r）有任一项发生异常，例如讯号线出现缺口时，将使得原来的Z0突然上升（见上述公式中之Z0与W成反比的事实），而无法继续维持应有的稳定均匀（Continuous）时，则其讯号的能量必然会发生部分前进，而部分却反弹反射的缺失。如此将无法避免杂讯及误动作了。例如浇花的软管突然被踩住，造成软管两端都出现异常，正好可说明上述特性阻抗匹配不良的问题。
4．3 阻抗匹配不良造成杂讯。上述部分讯号能量的反弹，将造成原来良好品质的方波讯号，立即出现异常的变形（即发生高准位向上的Overshoot，与低准位向下的Undershoot，以及二者后续的Ringing）。此等高频杂讯严重时还会引发误动作，而且当时脉速度愈快时杂讯愈多也愈容易出错。
+ ?* z$ \: e0 H" X那么是否什么时候都要考虑阻抗匹配？
9 R# U2 d- X3 L: \) H* z* A) X在普通的宽频带放大器中，因为输出阻抗为50Ω，所以需要考虑在功率传输电路中进行阻抗匹配。但是，实际上当电缆的长度对于信号的波长来说可以忽略不计时，就勿需阻抗匹配的。
3 J) X. d3 o8 z; {

1 w0 h- M" r2 g9 d) T9 r9 X这些内容都是在里面的，你自己都没看 就这样说。我都不想回答你了

静音

liangjiatian 发表于 2013-7-23 18:01
四、特性阻抗
/ J  w5 [; f! I; f" |4．1 当某讯号方波，在传输线组合体的讯号线中，以高准位（High Level）的正压讯号向前推进 ...

0 s" J. ?" Z. {3 W& C6 D2 A答非所问，拷贝了这么多，也就最后一句有点用处。。。
还是希望可以用自己的理解来回答。。。
/ H# B; p; _, F  E

静音

补充一下，我不是问怎么控制50/90等阻抗；也不是问如果不匹配会引起怎样的后果；我是问为什么控制50，而不是60或者70，是由什么决定的？

cwfang2013

最开始的时候使用的同轴电缆居多，人们发现当同轴电缆在50ohm时，发射效果最好，因此，后续的测试仪器等一系列的电缆都采用50ohm，最后就延用下来了

静音

cwfang2013 发表于 2013-7-24 09:52
最开始的时候使用的同轴电缆居多，人们发现当同轴电缆在50ohm时，发射效果最好，因此，后续的测试仪器等一系 ...

哦，谢谢，这个解释比较好。
我开始一直以为是因为器件决定的。比如说源端器件输出阻抗是50欧姆，所以要求PCB走线是50欧姆，终端器件也是50欧姆。但是看datasheet很少有写器件的输出阻抗，所以就一直困惑着。。。因为根本不知某个器件的输出阻抗值。
$ Z' V% u% H# j/ |" D! Y. K% }# B

风吹摇摆

这个阻抗都是大家一起认定的.....连USB的差分阻抗也是协议规定的.....

cwfang2013

静音 发表于 2013-7-24 09:59
哦，谢谢，这个解释比较好。
8 u( E3 X% |' O& H8 ^我开始一直以为是因为器件决定的。比如说源端器件输出阻抗是50欧姆，所以要 ...

一般源端器件的输出阻抗都很小，一般都会小于50欧姆。而终端接收器件的阻抗都很大，接近无穷大。所以才有阻抗匹配这一说

静音

风吹摇摆 发表于 2013-7-24 10:02
+ A+ l# W" I( [+ @这个阻抗都是大家一起认定的.....连USB的差分阻抗也是协议规定的.....

$ p' N7 s! z$ _" m& T1 w# H哦，谢谢
所以说USB2.0就默认控制90欧姆，DDR数据线控制50欧姆，RF线控制50欧姆？
2 {. r0 J" h  B# U( c* l' w是这样吗？

静音

cwfang2013 发表于 2013-7-24 10:07
; k9 _; y7 m4 W( _一般源端器件的输出阻抗都很小，一般都会小于50欧姆。而终端接收器件的阻抗都很大，接近无穷大。所以才有 ...

嗯，所以才会有源端串联匹配和末端并联匹配的说法，从而串联加大源端阻抗，并联减小终端阻抗，是这样吗？

xiongbindhu

静音 发表于 2013-7-24 10:10
6 Z& e- l% w4 Y8 x! B8 {嗯，所以才会有源端串联匹配和末端并联匹配的说法，从而串联加大源端阻抗，并联减小终端阻抗，是这样吗？

# G$ C' ?! p' T# ?对咯！并联端接是在接收端消除反射，但是由于会大大地增加功耗。所以一般采用源端串联端接，消除二次反射

qicheren26

说的很详细哦

wangshilei

反正都是一小部分人规定的，大部分人跟着干的。