求教：如何计算总线的等长范围？

James‘

       求教：如何计算总线的等长范围？总线等范围是否越小越好呢？

hnhjw

等大虾指导！

James‘

hnhjw 发表于 2013-7-16 16:31
等大虾指导！

大虾没有，小弟说说我的见解吧。
% U! t4 u& ^' v3 |) O% P) U! n任何非必要的绕线都是不可取的，都会增大信号串扰。   总线等长的目的是为了使采样时信号恰好从发送端传递到接收端，即最长信号线有效电平的前端与最短信号线有效电平的末端（假设信号是方波信号）同时到达接收端。  由于PCB上时延的不确定性，比如走线转折、过孔、焊盘及相邻信号距离都有可能引起时延的变化，因此等长范围必须在上续值上进行优化。实际中一般根据经验值进行绕线。

jimmy

首先要在datasheet上查相关的时序参数，然后看看用的是哪种时序关系（常用的有源同步和共同时钟）

然后根据相应的时序计算方法来算setup和hold 时间，然后这个时间要满足规范要求

所以误差越小越好。

James‘

jimmy 发表于 2013-11-14 13:30
, {- s( W, H5 G首先要在datasheet上查相关的时序参数，然后看看用的是哪种时序关系（常用的有源同步和共同时钟）

) ?" N3 n8 s+ D' i然后 ...

+ ~7 E& }# C2 H2 m这种做法很保险，不过在这种思维的支撑下做起layout来很苦逼。