有源晶振底下可以布线吗，布线长度是不是越短越好呢？

keke96 · 发表于 2013-6-1 14:42

您需要登录才可以下载或查看，没有帐号？注册

x

whylove0707 · 发表于 2013-6-3 09:58

晶振地下不可以走线，布线尽量短，直，不饶弯。

chensc · 发表于 2013-6-3 10:25

whylove0707 发表于 2013-6-3 09:58
( K7 M2 }) k/ q& z4 a晶振地下不可以走线，布线尽量短，直，不饶弯。

是不是整个振荡电路部分底下都不能走线
还是仅仅晶振下方不能走线

whylove0707 · 发表于 2013-6-3 10:37

chensc 发表于 2013-6-3 10:25 * T+ l% E0 y) i. b0 p
是不是整个振荡电路部分底下都不能走线
* H) z& U0 W3 a4 ?还是仅仅晶振下方不能走线

我的做法是：最基本的保证晶振屏蔽罩下方不走线，并多打地孔，防止干扰，尽可能使晶振的两个引脚引出的线都都包地打孔。如图所示

zgq800712 · 发表于 2013-6-3 10:41

你这个好是好，但是也有个不好的地方，晶振离芯片好像蛮远。

jimmy · 发表于 2013-6-3 10:42

如果有地平面隔着，下方可以走线。

时钟，复位线不可以。

whylove0707 · 发表于 2013-6-3 10:55

zgq800712 发表于 2013-6-3 10:41 ; O' U0 e+ \+ G" }. O3 L
你这个好是好，但是也有个不好的地方，晶振离芯片好像蛮远。

没办法，有一个屏蔽罩放在那里，近不了

simeail · 发表于 2013-6-3 13:25

看看

guosanshiguolei · 发表于 2013-6-5 14:08

来看看

jxcxf · 发表于 2013-7-6 09:39

请问大虾：晶振底下可以全部铺铜吗？这样会不会对晶振输出有影响？

zzlhappy · 发表于 2013-7-9 16:46

这个晶振线走得也太长了点吧，这个跟EE工程师的要求有关吧，我们以前公司都是底部全部挖空处理的！！

chensi007 · 发表于 2013-7-9 18:20

zzlhappy 发表于 2013-7-9 16:46 - @4 x! l: t% Y, B
这个晶振线走得也太长了点吧，这个跟EE工程师的要求有关吧，我们以前公司都是底部全部挖空处理的！！

挖空无非就是把TRACE的对地电容减小一部分，对于频率的影响并不明显（PCB对地的电容相当于增加了两个负载电容的容量）。而且就算是有影响，也可以通过调节那两个负载电容来纠正。

woody · 发表于 2013-7-10 09:06

同意，虽然大家说得都不完整，但是都看了就有个完整的印象了

帐号		自动登录	找回密码
密码			注册

推荐内容 /1