|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 hi_yjs 于 2013-4-6 21:25 编辑 8 m- l! I$ v w" }4 y9 U/ [/ `* u
. J6 E0 J7 Z! z- P5 v9 @& K, I' M
原本的偶,在浴缸里扑腾几下,没被淹死,就以为自己会游泳了~! v' [& b0 D# F. [& |
这次参加Jimmy的培训,一个一个的巨浪打过来,才明白什么叫知识的海洋……
+ k: ?( g' p K# l5 t( O这次主讲是92年的肖美女~
N/ b& Q) ]7 M# `+ d8 h自卑啊~人家美女这么年轻,就已经如此有气场了~
8 m/ b, y/ ~0 Z/ h而且讲得也非常有条理、深刻…… }$ z+ `+ A" F- F/ B- p
比较有感觉的就是,不墨守陈规,敢于突破教条,懂得灵活变化……6 R+ |1 {& l9 o- M8 k# G' `
这也在于“知其所以然”!如果只是知其然,必不敢,也不懂得去灵活的变通。
+ g" x, c& P) j1 n7 ~$ y只有知其然亦知其所以然,才懂得、敢于去变,去优化~
: n5 B& C G5 Y$ _9 X! H3 Z: D8 R9 i4 |+ f8 O' D4 p2 g
OK,废话说得有点多了~0 m* f) _7 C7 y" z$ f x6 |
下面,偶就跟大家分享一下,偶这次培训的笔记~" m- X7 S! H, e' s
纯属抛砖引玉~2 P& l+ t r6 ^9 Q4 I
! @) c+ k# ^6 k$ O% k$ |
一、何谓电源完整性设计6 {: ]; ?- ?, h
电源完整性设计研究的是电源分配网络PND(既从电源的源头-稳压芯片-平面-芯片引脚到芯片内部这么一个网络)。8 H1 a' @4 {$ P
" {2 H- T3 R) @0 c
二、电源完整性的目标5 d. B6 Y- G' B" Q6 q
电源完整性设计就是要把噪声控制在允许范围内,保持芯片焊盘上的电压稳定。$ u T @' |' K, L
/ L$ {+ k" O* m6 P- v! l
如何做到这点呢?这就要求我们知其所以然了——噪声从哪来?通过控制哪些量能控制噪声呢?
* C% d" C5 n8 o4 a" C1 ^& {4 w/ v; c 电源的波动,其实是由芯片内部造成的!$ Z; S" `( ~2 s& V, i
芯片内部状态转换过程,电流必定会产生变化,而这个变换就导致了纹波的产生。7 O9 j6 i( I: @% S' W+ f
这个电流的变化是不可避免的!那么根据欧姆定律我们要让波动保持在一定范围内,就只有让阻抗尽量低!. Z! v9 ?9 a$ Q6 k/ v
) p/ t# f4 @$ G( R( I6 N
三、电源完整性的实现方法
( M4 Y" C7 j* U7 G5 I- P 1、电源模块
: p7 l* e" q) p% t: g# h 电源模块一般靠近板边、电源入口摆放。
5 i- C& q, h8 ]" L 但也不要教条地就认死这一规则。如果某电源模块,只是给单独一芯片而不是整板供电,自然就放在芯片附近即可。! i w0 w: p+ j# w
2、内层平面
( q0 Z- L6 {% e7 ~$ R! N; p" v* W 尽量使电源层有紧耦合的参考地平面。这其实本身就相当是一个电容,比外接的电容要强大的多~
/ V# m) ]3 O0 Y6 S4 e1 F 叠层时一般都是对称的,并保证至少有一个电源与地紧挨着。
3 n: R/ J6 x% _4 s( U& m+ X 两个压差较大的电源平面不允许在一起。. O0 ^/ Y. @6 d
3、多种电源的分割% U8 T9 B o z
分割后的电源平面要尽量规则。这不是为了美观,而是为了避免出现瓶颈。
5 B' X% o! |# q; M 不要将没有联系的平面之间形成交叠,空间上也不允许重叠。
" I' T4 i. _3 R) l M3 v9 z8 N 即分割后的相同平面(如模拟或者数字)无论在哪一层的投影都应该是形状相同,位置相同的。
9 D1 R' ]: o6 f+ B. \1 j 1Oz铜厚时1mm的线宽能通过的电流分别为:表层1A,内层0.5A。; n+ t- | \; ~+ `9 ^1 T4 p
VIA则按孔的周长来等效走线宽。如0.25mm的孔,周长为0.25*3.14=0.785mm,可通过的电流为0.785A.
( k! j" |# ~6 Z% w3 J 4、供电芯片
4 \/ D+ ~( ^ t7 x' ~3 |7 O 大电容谐振频率低,滤波半径较大,可放在芯片周围;; E. l5 \; e/ ^) E* _% r
小电容谐振频率高,滤波半径较小,必须靠近芯片引脚摆放。# Q( S3 p5 X9 N' w
为了降低电容的等效电感,可以采用多个相同容值电容并联的方式进行滤波。并且摆放是要正反交错,以让电感相互抵消。
& @9 E: F9 O ~, q1 Y
3 ^% K/ |% X6 f' U2 {4 G% a5 c7 X9 K
上面我就回顾、总结一下,偶这菜鸟在这知识巨浪里头,偶尔挣扎着吸取到的一些东西。
. S C' i' _" m/ d不够完整,甚至可能会有些理解上的偏差,还望各位多多指教~
" \0 @4 n! D* K- _$ |# K& y$ |下面我想用本次培训的几道思考题作为结尾: . ?9 i" p6 R( I# @ P, w2 E
1、为什么大电容可以放在距离芯片较远的位置,小电容要尽量靠近芯片管脚放置?
& n' m; S N" T# X2、如何估算线宽和过孔的过流能力?& }, E4 i7 Z: W$ l- ^
3、叠层是否是走线层越多越好,只要保证电源能连通就可以?
s- ?$ I8 d6 x# w( u- s! a& J$ ^4、为了降低电容的等效电感,可以采用多个相同容值电容并联的方式进行滤波?
& l. ?" z& P/ T- ]7 F! B. q
% v# h) R0 C9 [+ g |
-
1.png
(193.88 KB, 下载次数: 5)
评分
-
查看全部评分
|