求助关于LVDS 信号传输电缆辐射问题

bjfue

        最近做一个项目，采用LVDS接口的显示屏幕。经测试发现电路板接上LVDS数据线后在频点1568M附近产生了较强干扰（-57dBm）取下数据线干扰消失（数据线采用普通电缆制作的双绞线，显示屏接口时钟为30MHz）。LVDS 接口设计时已经充分考虑了LVDS接口设计注意事项。
     对此现象感到非常困惑。首先可以确认辐射本身不是由于板子本身产生，因为线缆取消后辐射消失，其次LVDS双绞线本身就是可以降低EMI，不知为何反而成为辐射源。
      对此不知有什么较好的办法解决。
     

i265

bjfue 发表于 2017-4-19 11:12
已经解决～～～

4 j/ n( x& z- o5 k! Q8 A, @0 ^ 兄弟 LVDS辐射问题解决了   能请教下处理的方法吗   
3 F; w; ]0 W0 L$ p/ {. ]/ u) K1 [1 X

i265

bjfue 发表于 2017-4-19 11:12
& s6 A3 j* j# R; R" }2 z已经解决～～～

* l1 c, s0 `9 W, l. \' l可以分享下给大家   
' s# @, I; M3 }0 q

bjfue

i265 发表于 2017-4-14 09:06
你好 请问 问题后面解决了 吗

4 f! q: v) T& r# g已经解决～～～

part99

线加磁环

bjfue

辐射的原因是什么呢

超級狗

4 F6 E. z' O( n1 M4 b8 y/ `; O
& F) C2 R4 z$ E) e; ]纜線原本就可能形成天線輻射出干擾，輻射源不一定是來自 LVDS 的訊號本身，有時候是 CPU 的時脈，只不過是透過 LVDS 的纜線傳播。建議樓主先找一下 1568MHz 是哪個時脈的倍頻，例如 CPU、Ethernet...等，釐清輻射源才好下對策。

5 @1 X; w, ^& I4 [; ~LVDS 是屬於差動訊號（Differential Signal），理論上輻射會較低是沒錯，但一般來說纜線也要做屏蔽（Shielding），以銅箔或金屬編織網包覆接地。發現輻射干擾時，用共扼線圈（Common Choke）有時候會比磁珠（Bead）來得有效。
. ?# Q; l0 D' ?* }, A; j& y" R
$ ]9 F$ \6 m! W( a謹此建議！

{:soso_e158:}

jandylen

楼上正解。

超級狗

jandylen 发表于 2013-3-24 11:39
楼上正解。

" }! f( {* v: ]8 P2 i( X謝啦～好人！

! Q4 o" y- q0 G0 J) t+ I{:soso_e181:}

bjfue

受教了，点醒梦中人。曾经更改过显示时钟频率，辐射频率并没有改变。有一点还是不明白，如果说是其它时钟产生的辐射，因为其它时钟源并没有与线缆直接想连，干扰是通过什么方式通过线缆产生辐射呢？难道是空间耦合吗？

超級狗

; P/ H% H: b, [6 z關於輻射是怎麼產生的，原因有很多。小弟的專長也不是射頻（RF），不過可以略為解釋一下。

沒接纜線時沒有輻射，接了之後訊號傳導路徑變長，可能接近某個輻射源四分之一波長（1/4 λ）的整數倍，反而變得更容易發射，所以輻射干擾就跑出來了。意思是說，雜訊一直都在，只是有沒有合適的路徑讓它輻射出來。
; y- z: m* e1 m7 d1 g
0 `) Q5 E% w8 O改變顯示頻率的時脈，對於輻射干擾無太大改善，這種狀況也很常見。處理器顯示界面（Display Interface）的時脈，通常也是來自處理器的時脈，不外乎是除頻（Clock Divider）、鎖相迴路（PLL）升降頻。時鐘（Clock）的來源不變，只是改變除頻的倍率，事實上都還存在著主頻的影子。

1 J, h% d; P# c4 P$ |% J/ |我們通常只分析時域（Time Domain）訊號，常常忽略了頻域（Frequency Domain)的分析。一個示波器上看到的方波，它的上升緣或下降緣有正過激（Overshoot）、負過激（Undershoot）、振盪（Ring）的現象，對於富利葉轉換（Fourier Transform）來說，它都暗示著訊號中暗藏著更高頻的成份存在。

, D, e. F9 @8 U{:soso_e198:}

超級狗

1568 = 7 x 7 x 2 x 2 x 2 x 2 x 2 = 49 x 32

: i6 k" f/ W9 _% ?可以找一下，板子上有沒有類似 14MHz、28MHz、32MHz、49MHz....等，上述因數各種乘積組合而成的時鐘或晶振。
  c0 c/ ~7 M" X, `
{:soso_e127:}

liqiangln

LVDS数据线后在频点1568M附近产生了较强干扰（-57dBm）取下数据线干扰消失

# x% J( \7 |: y7 d6 a频点是够高的，相当于1.568G的位置，另外就是-57dbm相对来说能量也很小了，是否是接受到的能量，有屏蔽措施吗？ 或这双绞线再做一个锡箔包裹。

bjfue

板子上时钟源为26兆，其它的时钟通过处理器倍频所得

bjfue

liqiangln 发表于 2013-3-25 12:30
3 `; R$ V4 j9 h. y6 ~LVDS数据线后在频点1568M附近产生了较强干扰（-57dBm）取下数据线干扰消失

频点是够高的，相当于1.568G的 ...

+ D4 \, s, ~+ ]/ n我估计是处理器主频的2次或者是3次谐波。强度已经很大了，噪底才负九十，我用导电布包裹线缆后确实下降很多。另外，加磁环没用。这个频率磁环已经不能衰减了。磁环可以滤除在几百兆的干扰。

bjfue

处理器输出的rgb信号中的时钟做了包地处理。各信号线做了等长。源端加10欧的匹配电阻。干扰信号来源有可能是时钟，行同步和幀同步信号叠加过来的，后续我想查查这三个信号的过冲下冲和振铃情况

超級狗

# i9 Y# @* I4 }  k/ r
LVDS 端還可以預留共扼線圈（Common Choke）的位置，聽說這東西對 LVDS、MIPI DSI 或 HDMI 這種差動（Differential Interface）傳輸還蠻有效的！

{:soso_e130:}

超級狗

我還想到一點，你 LVDS 差動端有照 Strip Line 或 Micro Strip Line 的阻抗線來走嗎？
% M) M4 O, r/ A7 l; X3 H- _
{:soso_e100:}
% ~" \( a9 e  v7 ]1 t- m$ R# V
9 |/ U6 d( u( ?# ]附檔是 TI LVDS Application Note
2 @& m9 ^& `, E8 m: b# |