|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
1.原理图常见错误: [table][/table] (1)ERC报告管脚没有接入信号:; U) q* E9 ^, h; R X! J
a.创建封装时给管脚定义了I/O属性;
7 w: I; R$ p; D' i b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;
' X- U9 } a* l4 ~3 Q- v( } c.创建元件时pin方向反向,必须非pinname端连线。- \$ w2 V5 V; C- a
(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件。3 k+ ?" D" S! a2 B! x3 w
(3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global。
2 p" x% ^9 ]- s& D6 c/ W! N (4)当使用自己创建的多部分组成的元件时,千万不要使用annotate.* p3 a8 w2 b# \6 c L/ ^$ ~1 y6 q
2.PCB中常见错误:
! G n& t; C3 V& Q) t3 C (1)网络载入时报告NODE没有找到:
( H/ m) X7 e7 p2 A0 F+ J+ G a.原理图中的元件使用了pcb库中没有的封装;, ^0 t6 N, ?6 c; [2 b) y9 c
b.原理图中的元件使用了pcb库中名称不一致的封装;
% @& a [* q$ [/ ?2 q c.原理图中的元件使用了pcb库中pinnumber不一致的封装。如三极管:sch中pinnumber为e,b,c,而pcb中为1,2,3。
$ C" m' Q* ?1 P/ R (2)打印时总是不能打印到一页纸上:
9 y1 E. S4 f: m& S a.创建pcb库时没有在原点;
# m X v9 R$ F b.多次移动和旋转了元件,pcb板界外有隐藏的字符。选择显示所有隐藏的字符,缩小pcb,然后移动字符到边界内。
$ K+ A) J( N9 S (3)DRC报告网络被分成几个部分:/ U& s: U. _: D* \$ q P
表示这个网络没有连通,看报告文件,使用选择CONNECTEDCOPPER查找。6 Q+ t# t- y$ E1 ]* o
另外提醒朋友尽量使用WIN2000,减少蓝屏的机会;多几次导出文件,做成新的DDB文件,减少文件尺寸和protel僵死的机会。如果作较复杂得设计,尽量不要使用自动布线。. {( Y3 d7 _4 t* D" P+ p
在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的,在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。PCB布线有单面布线、双面布线及多层布线。8 P0 M% [. G& D/ w& V
布线的方式也有两种:自动布线及交互式布线,在自动布线之前,可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。. Z$ L' p) P V% M9 Q
必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。 |
|