请教DxDesigner如何输出allegro的net list?

网上邻居

请教DxDesigner如何输出allegro的net list?
谢谢。

braveboys

现在设计电路少了，不太常过来了。
4 e! ^* ]/ V+ @8 ^% n不知道大家的问题出在什么地方，因为我对allegro不熟，以前用mentor cdb流程比较多，后来因为需要，将 dx 添加属性，走了网表流程到allegro下。当时用的版本是ee2005.
! j9 `1 c. i/ R0 ~0 _  r% i* U: B需要在原理图符号中具有device，part，ref des，pkg_type 4个属性（level有书写也需要，实际测试貌似可以不用），就可以生成网表导入到allegro，导出时尽量用pcb interface（tools菜单），不容易出问题。
另：刚刚在ee vx.1与spb 16.6测试，成功，只不过2007后mentor恢复了使用part number而非device作为器件的主要标识符，但若走该流程，device看来还得添上。至少vx.1是这个样子的

luhailei

braveboys 发表于 2013-1-10 10:30
" g! O5 x  P; B0 u4 X/ P这个问题我曾经花了几天时间研究，可以用了。最好用create netlist ，这个还可以检查原路图的一些问题，比 ...

5 c  k, r$ w4 q* E! H这位大哥。能详细介绍下吗。怎样使用DXDESIGNER 的原理图和allegro配。

ponkarthikeyan

我没有所谓的"Dx to Allegro Op SW"来霉素设计转化为Allegro网络表的特别许可证。请帮助，让我知道有没有什么技巧或任何其他方式来从DxDesigner中快板的网表

xiesonny

直接导出就可以了呀，里面有ALLEGRO的网表输出的，是TEL后缀的

网上邻居

我输出的netlsit内容很少，有很多信息没有，请帮忙看看是什么原因呢？
$PACKAGES

! '' ;  ?
" P+ K4 v- V4 V' m8 h
$A_PROPERTIES

1 t; X, b9 ~/ n+ l* z) c/ V0 X( ~'PKG_TYPE' '0402'; ?
8 e6 N. }0 Y& w# ]6 }) h6 Q'VALUE' '50'; ?
, Y: |( ?# B- J; Z
$NETS
8 r, d- @% ]# K
6 ?* G6 v' g. Y2 C$PINS
4 ]" H; N& q. q3 I  O1 l: c) y# m

xiesonny

网上邻居 发表于 2012-12-25 16:16
  ]& D" S. ~" ]8 g/ }" m我输出的netlsit内容很少，有很多信息没有，请帮忙看看是什么原因呢？
& n! C1 @! K  ^' |# ?+ g" c/ X: T$PACKAGES

哈，这是PCBBBS PROTEL版的版主摸，，，

网上邻居

是啊，小的不才，刚刚开始学dxdesinger,还望赐教

xiesonny

7 A7 L+ ]! d0 U5 h

网上邻居 发表于 2012-12-25 16:16
我输出的netlsit内容很少，有很多信息没有，请帮忙看看是什么原因呢？
$PACKAGES

输出少什么信息，不会吧。我测试过用DX输出allegro的网表。用allegro导入没有任何问题。
测试如下。
7 [2 ]6 r' l0 {: t5 U# Y
' r) e6 j5 p( c
1 a2 A9 N" |  G1 W" _; g9 Q, p* x

海龙

那样DxDesigner怎样和allegro交互布局呢？

海龙

xiesonny 发表于 2012-12-26 10:00
输出少什么信息，不会吧。我测试过用DX输出allegro的网表。用allegro导入没有任何问题。
测试如下。
) ^2 i. {1 m& H  ?9 o) P ...

' l( s' `2 q3 Y3 ], \* k* `! l交互方面可以么？

denniszeng

应该要写个什么脚本程序吧，华为就是用DxD做SCH Allegro做PCB的

网上邻居

需要配置什么脚本文件吗？

braveboys

这个问题我曾经花了几天时间研究，可以用了。最好用create netlist ，这个还可以检查原路图的一些问题，比如没有添加pkg_type。用export没这么多意提示，要是缺失属性导入到allegro会有问题
& q3 r+ G6 ~) \8 S

网上邻居

楼上哥们能详细介绍下方法吗？

iuven

没有哥们分享啊，哎.........