一个月的成果

iampeter

       仪器集成化，把ARM，FPGA，电源都集成到一起，画了个六层板，第一次画ARM核心板六层的，有点忐忑！！！还好是2440对布线要求不高，布局还是不是很合理，不知道ARM部分能不能正常工作！其他的部分或多或少的多做了实验，两个核心芯片放到一起确实体积上有优势，起码这一步是迈出去了，下面就看板子回来调试了，ARM如果起不来这一个月就废了！！！

; w6 N7 g1 Z* }9 ?) k( G        还是把图晒晒吧！有些部分走的比较乱！有懂行的看官斧正吧！！！

顶层：
1 [( L+ D4 Y5 [' f

地层：
1 d) t/ a1 N$ o+ u" T: Z

S1：


$ k3 v7 ^/ W$ W" m5 SS2：
! U% L9 R" G# ?& r9 u' i" r

' ^6 Y/ `6 Q: q& P! t电源层：
! b3 t  \4 [) Q& r( Y
/ ?/ o/ ^) S( }2 J: }& f
# D5 B' P# t( U& @底层：
1 B' V8 d5 z  l& Z) h$ u

8 g7 H/ V$ H$ D& R+ @$ k$ [( _对于各个层的阻抗设计还有厚度还不清楚怎么设置比较好，最快的就是ARM外围的SDRAM速度是133M，大家给点意见吧！！！
, n: a- ?) O" t0 p0 Q8 ] 打给的按照书上1.6CM厚度的一般设置来的，不过地层和电源层铜厚多少比较合适？还有地和电源层的障碍物是什么意思？真心不懂！！！

黑驴蹄子

相当nice  如果不是公司项目的话  LZ不妨把PCB文件贡献出来供大伙学习

77991338

厉害哦...2440我也做过两块PCB...貌似都很丑...不过你的板厚写错了...做那么厚的你们领导会P了你的....

iampeter

好吧1.6MM！大家提点意见吧！！！

iampeter

好了障碍物是什么我懂了！！！
8 ?. @. G: K& L' @/ T  u9 E就是内电层和地层内距离板边的安全距离，也就是内层的电和地要包在里面才安全，不容易短路什么的，这个其实自己画的时候就在板子四周铺了一些无网络的区域，意思一样！！！

xiahang

好像没看到等长线，或者是差分线

307848701

不错

WALL-E

比我画的强多了

BLPCBX

麻烦楼主仔细解释一下障碍物

qwzcp1229

拿出来分享吧，藏着干甚！

77991338

BLPCBX 发表于 2012-12-6 11:36
麻烦楼主仔细解释一下障碍物

其实就是内电层的铜皮与板框的安全距离...正片由polygon的间距规则控制...负片由你在负片层所画的板框线的粗细控制...这样做的原因就是板厂在加工的时候PCB大小都会有一个+-的误差...如果内电层铜皮铺满板框...+误差还好..-误差的话板厂在切板的时候会切到内电层的铜皮...有可能会造成细微的碎铜屑将内电层连接从而PCB直接短路....