关于Candence SiP中Conductor线宽修改的问题

Kelly-小春 · 发表于 2012-11-7 12:48

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

由于Conductor线路跨度比较大，又考虑到约束的问题，所以想修改局部Conductor的宽度，把个别的Conductor变窄一点。
哪路大师可以帮忙解答。谢谢

xiahang · 发表于 2012-11-7 13:15

哇。。。。做封装》？牛XX呀

eeicciee · 发表于 2012-11-7 15:13

xiahang 发表于 2012-11-7 13:15 ! n8 V! F; y E( @
哇。。。。做封装》？牛XX呀

做封装的好还是PCB好？

Kelly-小春 · 发表于 2012-11-7 15:30

eeicciee 发表于 2012-11-7 15:13 9 F4 h1 }$ f/ B; Y3 e n
做封装的好还是PCB好？

PCB比较容易，而且工艺也比较纯熟。封装可以达到4层、6层，再往上很困难的

Kelly-小春 · 发表于 2012-11-7 15:32

有没有大师可以帮忙解惑啊，给点指导撒

eeicciee · 发表于 2012-11-7 15:47

Kelly-小春发表于 2012-11-7 15:30 5 ^ O5 q9 T# R7 m; Y
PCB比较容易，而且工艺也比较纯熟。封装可以达到4层、6层，再往上很困难的

PCB层数更多，模块也多，复杂吧？
如果是SIP的话，层数少，基本上就是拉线工呀。
人个看法

Kelly-小春 · 发表于 2012-11-7 16:04

eeicciee 发表于 2012-11-7 15:47 1 w8 s3 U, s5 Y( m+ r2 V
PCB层数更多，模块也多，复杂吧？; h- x% v2 k" e& K* P7 M
如果是SIP的话，层数少，基本上就是拉线工呀。9 A- ~( k0 t7 y w7 Z( Q3 w* q7 S
人个看法

SiP也要考虑电源完整性和信号完整性的，而且制程能力的问题、空间的限制，6层以上的封装很困难，三批量验证都很难过关的。一般都2层、4层量产的多，封装的尺寸跟PCB比起来小多了

pjh02032121 · 发表于 2012-11-7 16:10

选上ring，右键cut就可以了
当做shape处理也行
都能解决你的问题

1000pin以上的BGA，substrate超过10层的也有，看需求了。

eeicciee · 发表于 2012-11-7 17:02

Kelly-小春发表于 2012-11-7 16:04
, A# Z0 ^5 [, i& ySiP也要考虑电源完整性和信号完整性的，而且制程能力的问题、空间的限制，6层以上的封装很困难，三批量验 ...

SIP有PI SI问题，那PCB更有这些问题了啊

Kelly-小春 · 发表于 2012-11-8 15:25

pjh02032121 发表于 2012-11-7 16:10
8 X- ^ l" r, z选上ring，右键cut就可以了
8 N* N" E# Z+ W4 d/ c/ t; A当做shape处理也行' ]$ S: M& [ P& M/ v. W) x
都能解决你的问题

这个方法没试成功，你确定那方法适用SiP的吗？

0aijiuaile · 发表于 2013-2-4 17:22

Kelly-小春发表于 2012-11-8 15:25 ; r/ l! P( [/ m$ a+ y
这个方法没试成功，你确定那方法适用SiP的吗？

当做shape处理就OK了，封装会引入更多的overshoot，而PI方面感觉WB肯定也会更差点。

帐号		自动登录	找回密码
密码			注册

关于Candence SiP中Conductor线宽修改的问题

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1