关于Candence SiP中Conductor线宽修改的问题

Kelly-小春

由于Conductor线路跨度比较大，又考虑到约束的问题，所以想修改局部Conductor的宽度，把个别的Conductor变窄一点。
哪路大师可以帮忙解答。谢谢

xiahang

哇。。。。做封装》？牛XX呀

eeicciee

xiahang 发表于 2012-11-7 13:15
哇。。。。做封装》？牛XX呀

做封装的好还是PCB好？

Kelly-小春

eeicciee 发表于 2012-11-7 15:13
# O, C; h( K' E. w4 t  d做封装的好还是PCB好？

PCB比较容易，而且工艺也比较纯熟。封装可以达到4层、6层，再往上很困难的

Kelly-小春

有没有大师可以帮忙解惑啊，给点指导撒

eeicciee

Kelly-小春 发表于 2012-11-7 15:30
+ P7 w! A  ]4 G2 v* DPCB比较容易，而且工艺也比较纯熟。封装可以达到4层、6层，再往上很困难的

PCB层数更多，模块也多，复杂吧？
8 }4 F9 |, M) F7 M- w( x  l; F如果是SIP的话，层数少，基本上就是拉线工呀。
人个看法

Kelly-小春

eeicciee 发表于 2012-11-7 15:47
% z2 P( ^" j: Y( V8 w% h2 dPCB层数更多，模块也多，复杂吧？
如果是SIP的话，层数少，基本上就是拉线工呀。
人个看法

8 n0 x4 ~/ R( n* g9 c; DSiP也要考虑电源完整性和信号完整性的，而且制程能力的问题、空间的限制，6层以上的封装很困难，三批量验证都很难过关的。一般都2层、4层量产的多，封装的尺寸跟PCB比起来小多了

pjh02032121

选上ring，右键cut就可以了
& T) r' g6 D0 D7 a4 H当做shape处理也行
都能解决你的问题

+ p6 V  b7 a( `' V: a8 t, n; h1000pin以上的BGA，substrate超过10层的也有，看需求了。

eeicciee

Kelly-小春 发表于 2012-11-7 16:04
" c4 w; X+ M. T9 cSiP也要考虑电源完整性和信号完整性的，而且制程能力的问题、空间的限制，6层以上的封装很困难，三批量验 ...

SIP有PI SI问题，那PCB更有这些问题了啊

Kelly-小春

pjh02032121 发表于 2012-11-7 16:10
  |: X: Z  `9 j/ e3 T选上ring，右键cut就可以了
% d4 @. ?) E- y" [2 o0 o6 c当做shape处理也行
都能解决你的问题

& U- D8 P1 j. Y+ y+ O这个方法没试成功，你确定那方法适用SiP的吗？

0aijiuaile

Kelly-小春 发表于 2012-11-8 15:25
这个方法没试成功，你确定那方法适用SiP的吗？

当做shape处理就OK了，封装会引入更多的overshoot，而PI方面感觉WB肯定也会更差点。