[求助]DDR3 T型拓扑走线关系

kley

我们一直都是做T型拓扑，还没有做过菊花链的，一直都没有问题！

wanglan

学习下

pwj6323

kley 发表于 2012-11-29 09:49
我们一直都是做T型拓扑，还没有做过菊花链的，一直都没有问题！

' `1 F" f7 n& r9 T! uDDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
走fly-by结构主要是为了更有效的控制DDR3的阻抗连续，因为DDR3的时序可以更可靠地进行内部控制了。这种控制方式被称之为write/read leveling(读写时序矫整）

jimmy

pwj6323 发表于 2012-12-4 10:05
DDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
+ |8 W# ]2 R3 ~" J0 ^1 z走fly-by结构主要是 ...

316604579

之前一个朋友做DDR3的板，由于空间有限，我建议她走T型了   结果做出来的产品 跑不起来  悲催  

beyondoptic

如果负载少，比如2片或者4片是可以走T拓扑的，

; s1 ^( b4 e- D另外表底贴的可能走T点也比较好走点
. g! t1 h5 v4 i% E1 j6 h% l. H# {
当然所有的DDR3都首先建议走Fly-by结构。Fly-by的眼图会明显优于T拓扑。

bmzyluo

316604579 发表于 2012-12-5 11:05
之前一个朋友做DDR3的板，由于空间有限，我建议她走T型了   结果做出来的产品 跑不起来  悲催

还好，我们这边也是一直做T型4片DDR，好的板子能跑到500MHz以上。但是如果要跑1333或者1600就必须是fly-by拓扑结构了。

bmzyluo

beyondoptic 发表于 2012-12-5 17:56
如果负载少，比如2片或者4片是可以走T拓扑的，

$ C% J8 f2 E. J1 R+ V/ m另外表底贴的可能走T点也比较好走点

; t( w7 x4 O) T7 v$ g: c$ M如果要完全发挥DDR3的功能，肯定要fly-by拓扑结构，不过如果空间有限，且DDR3不需要跑到1333或者1600的话，用T型也可以，T型结构layout好的话跑到1066应该没问题。

bmzyluo

jimmy 发表于 2012-12-4 10:22

; N; o4 D# i' Wfly-by结构资料在网站这里倒是很多，但是T型的好少，不过我看应该有蛮多人还是在用T型结构吧。
* O0 o2 I# e& d3 W. {
, M6 f1 @4 x+ X& _% c像给相机、手机layout的我看就走不了fly-by。

jimmy

bmzyluo 发表于 2012-12-11 09:20
2 m$ U: X+ F( a: ^/ efly-by结构资料在网站这里倒是很多，但是T型的好少，不过我看应该有蛮多人还是在用T型结构吧。

像给相 ...

至于用T还是fly-by。

3 m. u; F3 f5 A. u首先要看主芯片的推荐设计。如果没有推荐，应采用fly-by

冠少H

yangyang1989 发表于 2012-11-8 22:42
DDR3都是采用fly-by走线，T型走线不允许吧！！我做都是这样的！

请问fly-by走线是什么意思啊

Tiv

jimmy 发表于 2012-12-4 10:22

经典。。。。。。。

Tiv

pwj6323 发表于 2012-12-4 10:05
DDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
走fly-by结构主要是 ...

. ^. ]0 s+ Y, P) s, K' y3 Z- k能麻烦普及一下基础吗？？呵呵
$ r; h6 T% F# n: M6 |- t7 s3 h
1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连续”？
! N0 A9 B$ B5 ?- u4 t2、在DDR3上，阻抗不连续会带来什么现象和后果？
0 E: a0 T0 {$ T! C; ?8 k7 l2 D" a. m
9 _2 i- D2 B; n麻烦大侠们了。。。。。。。

jimmy

Tiv 发表于 2012-12-13 10:18
/ g5 l, R3 F" _, h能麻烦普及一下基础吗？？呵呵
0 g: z1 Y, C+ n6 \
1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连 ...

关于DDR的拓扑结构和走线资料，希望对大家有帮助
7 e- s- n2 ?+ }7 D) |. J: `/ Whttps://www.eda365.com/forum.php? ... 05&fromuid=1147

pwj6323

& m+ l8 x# {- \; A0 v

Tiv 发表于 2012-12-13 10:18
能麻烦普及一下基础吗？？呵呵
/ F4 X8 y' m+ P* e) l1 @- [
1 X; T$ p/ z9 @: s1 H8 M; \7 X1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连 ...

, e' G3 j& Q" r
$ ?) T) r7 Q/ u  r$ s$ j1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连续”？
这可以从DDR1,DDR2说起，由于芯片内部没有时序控制功能，为了满足时序建立、保持时间的裕量，我们只好走T形连接、树（星）形连接，但对于T形和树形都存在较长分支走线的现象，因此在DDR2的地址线上需要拉一下50-120的拉电阻，电阻值的大小除了起电压偏置效果，还可以将分支两端的走线阻抗拉高（见ATI规范中）。
; r. U8 X3 n) u& }7 t4 m而fly-by，与菊花链类似，但要求更短小的分支，因此可以更好地控制分支带来的信号反射现象，这种走线方式对于更高速并口走线的阻抗控制具有更有效的作用。当然，此种方式对于PCB上任何走线都是需要遵循的真理。{:soso_e100:}
& x+ c0 h, W0 e4 o) c
2、在DDR3上，阻抗不连续会带来什么现象和后果？
这个可以看下高速设计的理论，阻抗不连续会带来很多问题。。。