一个CPU可以同时作为三个PCIE从端吗

myiccdream

传统的X86 或者 CPU 估计是有困难的。
1 u( x6 T& L$ G" O9 S5 |按照PCIE 的架构。 下游端口需要 锁定上游的 100MHZ时钟 来同步数据， 你这上游3个100Mhz . 3个RST 传递给下游的 1个CPU 。。。。 传统的X86 CPU 估计是找不到这功能。
如果用FPGA 估计行，

huo_xing

狂羁青马 发表于 2025-9-19 16:06
PEX8619可行吗

9 U5 _2 K) Z* e) {+ k* p2 i大哥，抓重点啊。不是应该去和你们领导询问项目成本吗？
把这个switch很高的信息告诉领导，说不定你从这个坑爬出来了。一个高级点的成本估计1k+美刀。便宜的也要上百
: N1 C3 P+ L7 p4 o) F

huo_xing

myiccdream 发表于 2025-9-19 17:11
# ~( i8 e0 F% j/ m7 ~* s传统的X86 或者 CPU 估计是有困难的。
/ w' o5 P- v; O6 _按照PCIE 的架构。 下游端口需要 锁定上游的 100MHZ时钟 来同步数据 ...

& O' P' l0 N. _% a我没记错pcie工作不可以不用同时钟的。时钟可以在数据信号中提取，这是所有高速串行总线的基本功能。

5 }* b& ?/ \! `. G1 K- w

超級狗

超級狗 发表于 2025-9-19 13:25
$ j# L6 D* d; ~) w: ]PCIe Switch for Cross Link Architecture

補充資料：
Multi-Host Sharing of NVMe Drives and GPUs Using PCIe Fabrics

超級狗

超級狗 发表于 2025-9-19 13:25
PCIe Switch for Cross Link Architecture

補充資料：
Multi-Host System and Intelligent I/O Design with PCI Express


, q. Q$ E: _) [2 n( n, x

myiccdream

huo_xing 发表于 2025-9-19 20:33
7 m! L8 U' N6 a0 b7 ~我没记错pcie工作不可以不用同时钟的。时钟可以在数据信号中提取，这是所有高速串行总线的基本功能。

高速串行信号有2个时钟域，第一级是从串行的Serdes中用CDR恢复时钟来采样串行数据 第二级要把串行的数据转为并行的32或者64位
7 }1 S/ j# F3 v3 |这2级时钟是会有一定相位差的。 在PCIE 中最简单的方式就是使用对面提供的100Mhz来同步整个链路
1 `6 [/ ^1 A; |$ O2 ?4 |% `
如果使用其他的本地时钟或者 全用恢复时钟， 那么要仔细考虑这个后果。

狂羁青马

myiccdream 发表于 2025-9-19 17:11
传统的X86 或者 CPU 估计是有困难的。
按照PCIE 的架构。 下游端口需要 锁定上游的 100MHZ时钟 来同步数据 ...

1.时钟的话cpu这边有三个PCIE控制器，可以接入外部给进来的三个100MHZ时钟，
6 Z, ^! n! ^1 C% D* D, w2.rst应该没问题，我只要ep端，CPU提前启动，准备好就行了
3.FPGA要高端才能有多个PCIE硬核，K7这样的FPGA只能接一个PCIE,成本高

狂羁青马

myiccdream 发表于 2025-9-20 09:25
7 x  [+ G5 d2 D# P高速串行信号有2个时钟域，第一级是从串行的Serdes中用CDR恢复时钟来采样串行数据 第二级要把串行的数据 ...

# g7 v8 h$ [& w0 u  h4 L同源肯定更好，但PCIE规范当中也可以用异步时钟
& g7 a( V0 }, O& F0 D; B% g2 k

huo_xing

狂羁青马 发表于 2025-9-20 14:40
% |6 L+ L5 {+ S7 v* i: f% F同源肯定更好，但PCIE规范当中也可以用异步时钟

按我的理解，pcie工作时钟是从数据恢复出来的。之所以有个100M时钟，一个是可以给其他芯片用，省成本。和网口的125M输出一样。
另外就是如果系统有时钟同步要求，可以用这个时钟来保证
8 {. k4 j* P" _/ C% K$ j* ^

超級狗

7 \8 @. r5 R- U% j: X7 N
PCIe Swicth 支援 Multi-Host 的重要條件

• Non-Transparent Port (NT Port)
• Multi-Root I/O Virtualization (MR-IOV) 非必要
• Non-Transparent Bridge (NTB)
  & J4 o" M  n; U' o1 N2 A3 s

/ |. A' t9 K* f- e% @市售支援 Multi-Host 的 PCIe Switch
# L7 W  t1 u( N9 A& k( d; n

• Broadcom (原 PLX)
  PEX9700、PEX9700A、PEX9700B
• Microchip (原 IDT)
  PFX、PSX、PAX 系列
  5 _5 i& `7 h# ^8 e& m

1 Q5 B+ _; s; s: u

/ p# N2 P+ o. p$ j$ L# M1 @9 b( u7 l

Dcpc086397900

超級狗 发表于 2025-9-21 11:36
! S2 A* q6 e$ C/ F+ R9 `" `PCIe Swicth 支援 Multi-Host 的重要條件
% _8 c6 @! I6 H2 S" Y; R7 p

Non-Transparent Port (NT Port)

1 H' W. Y- o1 n/ @' g+ g* x4 Z厉害，这是给得想当完备了。
大家就像楼主的幕僚，提供了全面的信息和多样化的建议。
旁人从这些高见中，都可以学习到很多知识和了解PCIe的规范。

狂羁青马

Dcpc086397900 发表于 2025-9-18 22:50
2 }* S5 T$ M( z- W2 \想法想当的奇特呀，cpu就是主啊，让他做从，是迫不得已，方便一时所需，现在不但要做从，还一仆三主，真是 ...

& T$ v. C0 X1 g  Z7 O5 {! D注释一下：CPU这边是多个PCIE控制器，本质还是RC->EP,一对一，只不过三个EP是一个处理器而已