一个CPU可以同时作为三个PCIE从端吗

myiccdream

传统的X86 或者 CPU 估计是有困难的。
按照PCIE 的架构。 下游端口需要 锁定上游的 100MHZ时钟 来同步数据， 你这上游3个100Mhz . 3个RST 传递给下游的 1个CPU 。。。。 传统的X86 CPU 估计是找不到这功能。
如果用FPGA 估计行，

huo_xing

狂羁青马 发表于 2025-9-19 16:06
  o, {. }7 R# @* q3 n7 K5 X, GPEX8619可行吗

* S* l9 I7 @7 B! V* n6 H5 w4 \( }. n大哥，抓重点啊。不是应该去和你们领导询问项目成本吗？
把这个switch很高的信息告诉领导，说不定你从这个坑爬出来了。一个高级点的成本估计1k+美刀。便宜的也要上百
& J0 M  Q# S& _1 J

huo_xing

myiccdream 发表于 2025-9-19 17:11
传统的X86 或者 CPU 估计是有困难的。
6 M, o9 M- }4 u* @2 v% S按照PCIE 的架构。 下游端口需要 锁定上游的 100MHZ时钟 来同步数据 ...

我没记错pcie工作不可以不用同时钟的。时钟可以在数据信号中提取，这是所有高速串行总线的基本功能。

超級狗

超級狗 发表于 2025-9-19 13:25
& v/ R/ k" Z+ ^0 VPCIe Switch for Cross Link Architecture

補充資料：
Multi-Host Sharing of NVMe Drives and GPUs Using PCIe Fabrics
7 }' G" J2 X+ v: z/ `+ m

. U( E% ?  v6 g; ^+ u" S

超級狗

超級狗 发表于 2025-9-19 13:25
6 {5 B4 U3 S# {: i1 [! BPCIe Switch for Cross Link Architecture

- s) Q; c7 K7 A9 X) |- E補充資料：
  r2 V& L+ u4 m; `/ V0 `1 _3 |Multi-Host System and Intelligent I/O Design with PCI Express
# V$ K: r3 i4 V
9 ?( T9 }- \  n+ k2 O

myiccdream

huo_xing 发表于 2025-9-19 20:33
9 s: v6 q+ S" k" O我没记错pcie工作不可以不用同时钟的。时钟可以在数据信号中提取，这是所有高速串行总线的基本功能。

高速串行信号有2个时钟域，第一级是从串行的Serdes中用CDR恢复时钟来采样串行数据 第二级要把串行的数据转为并行的32或者64位
2 g5 i, P$ Z: k' X% A, n+ N% q这2级时钟是会有一定相位差的。 在PCIE 中最简单的方式就是使用对面提供的100Mhz来同步整个链路
" p! B$ U, {( t! B% w
& `' m5 y4 d1 |6 r如果使用其他的本地时钟或者 全用恢复时钟， 那么要仔细考虑这个后果。

狂羁青马

myiccdream 发表于 2025-9-19 17:11
$ m3 H& ]5 Q' K- p3 {传统的X86 或者 CPU 估计是有困难的。
3 ?1 m0 H. _. M按照PCIE 的架构。 下游端口需要 锁定上游的 100MHZ时钟 来同步数据 ...

1.时钟的话cpu这边有三个PCIE控制器，可以接入外部给进来的三个100MHZ时钟，
& S1 Y6 y* E5 `* p+ L& S: w2.rst应该没问题，我只要ep端，CPU提前启动，准备好就行了
( e5 M' I  M7 v1 C; O. d3.FPGA要高端才能有多个PCIE硬核，K7这样的FPGA只能接一个PCIE,成本高

狂羁青马

myiccdream 发表于 2025-9-20 09:25
高速串行信号有2个时钟域，第一级是从串行的Serdes中用CDR恢复时钟来采样串行数据 第二级要把串行的数据 ...

& q5 `, q6 c! o8 s2 S9 R6 Z  a. k同源肯定更好，但PCIE规范当中也可以用异步时钟

huo_xing

狂羁青马 发表于 2025-9-20 14:40
同源肯定更好，但PCIE规范当中也可以用异步时钟

按我的理解，pcie工作时钟是从数据恢复出来的。之所以有个100M时钟，一个是可以给其他芯片用，省成本。和网口的125M输出一样。
. |6 c  u6 |: f1 M# |% c另外就是如果系统有时钟同步要求，可以用这个时钟来保证

超級狗

, ^0 G5 W2 C# |+ W- V. Y- I
PCIe Swicth 支援 Multi-Host 的重要條件

• Non-Transparent Port (NT Port)
• Multi-Root I/O Virtualization (MR-IOV) 非必要
• Non-Transparent Bridge (NTB)
  # A2 t3 g- r3 t. N4 u9 S

市售支援 Multi-Host 的 PCie Switch

• Broadcom (原 PLX)
  PEX9700、PEX9700A、PEX9700B
• Microchip (原 IDT)
  PFX、PSX、PAX 系列
  8 \/ e# {6 q, a! |

$ I. o( w7 n) U) ^# O/ W& `
9 q! i$ Z( W1 G& u
2 P2 T8 a0 t9 {. Z

Dcpc086397900

超級狗 发表于 2025-9-21 11:36
) x9 n3 ^2 o8 g" J9 \$ NPCIe Swicth 支援 Multi-Host 的重要條件

Non-Transparent Port (NT Port)

2 v  w! H% k8 v- x* S1 K% I4 {厉害，这是给得想当完备了。
大家就像楼主的幕僚，提供了全面的信息和多样化的建议。
旁人从这些高见中，都可以学习到很多知识和了解PCIe的规范。