28G serdes信号如何仿真？

yyao

主板上有个FPGA芯片，有几组Serdes信号，连到板边的QSFP28连接器上。这个连接器是表贴的。


4 D1 B' D$ X% o0 Q; _' m板子贴装好以后，信号比较差，误码率较高，想请教下：
  D2 c, E2 `4 F4 O1 ^3 w; l1、是否需要整条链路做一个仿真？
2、还是单独对QSFP28连接器PAD，以及FPGA BGA部分单独仿真就可以？
* g3 Z0 o: [9 ^6 Q% C  i3、对于QSFP28连接器PAD，如何设置端口？
0 P3 ]# R- h1 c请大神不吝指教，谢谢。

wangmengsu915

Chip-to-Module 有802.3协议规范要求的，排查：（1）插损是否超标（~7.3dB以内）；（2）链路阻抗不连续点（bga via, QSFP28 连接处）是否仿真优化？（3）FPGA发送端预加重参数是否设置； 基本上不需要全链路仿真的

Dcpc091642822

Q28信号都比较差，看下是不是FPGA发端眼图太烂了哦，高速线一般在突变处仿真即可，过孔和焊盘处尤其注意，有Q28的HCB你可以看下你的发端电眼扎样，发端没问题的画，就考虑收端了

kingweison

:):)