关于压降仿真的问题

下课逮个鱼

请问大家在power dc中对有反馈的VRM进行压降仿真时，是先正常设置VRM和sink，然后如果仿真超标之后在sense pin这里再加端口进行补偿吗，还是直接再电感后加端口进行仿真

Dc2025070370a

短路阻抗一般是把端口阻抗改成小电阻(如0.1Ω或者1mΩ)。开路阻抗与短路阻抗的不同主要体现在低频特性上,开路阻抗在低频段趋于无穷大,而短路阻抗则收敛于恒定值。由于VRM和BULK电容并联后输出阻抗在低频段呈现短路特性,因此在工程上短路阻抗分析应用得更普遍一些。

maidoujsjs

1.先设置sense再仿

maidoujsjs

maidoujsjs 发表于 2025-6-24 15:45
1.先设置sense再仿

9 B6 m! I4 g$ P, a; H: n# F' d7 r* H2.sense点取决于PCB上，电源网络的物理连接位置
$ l+ r3 Y4 [- e2 t6 T

下课逮个鱼

maidoujsjs 发表于 2025-6-24 15:46
3 D7 r7 i; h$ @2.sense点取决于PCB上，电源网络的物理连接位置

5 b/ }6 t7 v+ i9 X/ L+ R' h8 U: z那请问在仿真PDN阻抗的时候，1.对于开路阻抗需要选择电感前的网络吗，还是直接选择电感后的网络。2.仿真短路PDN阻抗时，直接再反馈处设置VRM仿真就可以吗。

maidoujsjs

下课逮个鱼 发表于 2025-6-24 19:07
那请问在仿真PDN阻抗的时候，1.对于开路阻抗需要选择电感前的网络吗，还是直接选择电感后的网络。2.仿真 ...

1.PDN阻抗主要评估的是去耦效果，通常选电感后面。2.PDN短路阻抗，没理解这么操作的理由

下课逮个鱼

maidoujsjs 发表于 2025-6-25 08:45
* a6 C; [/ G9 t: H1.PDN阻抗主要评估的是去耦效果，通常选电感后面。2.PDN短路阻抗，没理解这么操作的理由

短路阻抗不是要将VRM端短路之后仿真才能得到短路时的PDN阻抗吗，对于有反馈的VRM是不是在反馈处设置短路，而不是在VRM的引脚处设置短路然后仿真。

maidoujsjs

下课逮个鱼 发表于 2025-6-25 15:47
) C) s- d& |8 C& \+ ~短路阻抗不是要将VRM端短路之后仿真才能得到短路时的PDN阻抗吗，对于有反馈的VRM是不是在反馈处设置短路 ...

* R3 A, g# h8 D9 Y' ^* M( I+ g没仿过短路阻抗，通常只是把端口阻抗改为0.1Ohm
6 H& j. p. Q& B/ O* X% a

下课逮个鱼

maidoujsjs 发表于 2025-6-26 09:27
没仿过短路阻抗，通常只是把端口阻抗改为0.1Ohm

9 S+ @2 O  j2 m( L% L% Z6 [好的，谢谢