《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

李泽尚

li_suny 发表于 2013-1-18 11:06
' z4 Z. F2 ]5 p; y7 q, v4 s. b1 WExcel配置起来最方便。
这三者确实是需要对应，EE7.9的版本中已经没有Device这个属性，变成了Part numbe ...

3 U' d1 \: F. R) `嗯，谢谢了，不过现在碰到了一个新的问题。
/ y( D: R! Q$ x" E5 X我按照像阻容器件一样映射了一个FPGA的参数（FPGA的symbol被拆分了多个单元），可以一个个调用进去，但是打包出现问题，用CL VIEW调用就不存在问题。请问下是不是这类型的器件的映射有不同？

李泽尚

李泽尚 发表于 2013-1-18 11:34
( F  j. g. V, B" C/ \. R嗯，谢谢了，不过现在碰到了一个新的问题。
! H) t  c- f6 k" g( p$ F' c我按照像阻容器件一样映射了一个FPGA的参数（FPGA的symbol被 ...

) z( l& `1 _7 d  P* c解决了，点击完后还是要点击下CELL那个区域，保证有cell和symbol对应~~打包就没问题了~~~

张湘岳

li_suny 发表于 2013-1-18 10:38
2 d6 h: j  J% C" M/ E和我这边的情况不一样哦，我是只要定义了盲孔，扇出时会自动选择盲孔，而且选择的是相对较薄的。

拉线出来打没问题，自动扇出有问题，即使先定义的通孔，扇出也会去选择盲孔。

li_suny

% w/ r  B; b" i  d" W2 ~

张湘岳 发表于 2013-1-19 00:38
拉线出来打没问题，自动扇出有问题，即使先定义的通孔，扇出也会去选择盲孔。

3 B) v; ^4 C5 h0 Z
: [5 X" {1 t0 @, U1 n% g做了一些实验，再写几条关于EE扇出的特点。

1.如果定义了通孔和盲埋孔，EE会自动选择盲埋孔作为扇出孔，而不管定义的先后顺序。
" E" `" A  R1 ^; f# r. U# i4 ^& D( d2.在定义的盲埋孔中，普通网络会优先选择浅的盲孔作为扇出孔。
3.对于平面层的网络，例如电源VCC或者地GND网络，扇出孔会选择打到定义了平面层的那一层，例如定义了1-2，1-3和1-4的盲孔，GND平面定义为第三层，VCC平面定义为第四层。
4.执行Fanout后，扇出结果为：一般网络Via1-2，GND网络Via1-3，VCC网络Via1-4。
0 }  A( s. G0 g( f5.如果设计中只定义了Via1-2和通孔，则GND网络和VCC网络会选择通孔扇出，因为Via1-2无法连接到对应的平面层。
! i/ d' l& ]% Q0 q- ?2 }. R欢迎讨论！

; T7 \2 x) X, B截图如下：

李泽尚

li_suny 发表于 2013-1-22 14:11
! L' ^4 V/ ^' u3 V做了一些实验，再写几条关于EE扇出的特点。

# O5 H9 C6 }5 M7 K. \1.如果定义了通孔和盲埋孔，EE会自动选择盲埋孔作为扇出 ...

% N: G( N# u. ^4 z呵呵，那看样子这算个小BUG了，得李老师向mentor的提提意见改进了。

张湘岳

li_suny 发表于 2013-1-22 14:11
做了一些实验，再写几条关于EE扇出的特点。
; T6 Q9 p; B% Z7 o; l. F
2 S% E9 P& G9 q. r1.如果定义了通孔和盲埋孔，EE会自动选择盲埋孔作为扇出 ...

确实如此，只好fanout后手动修改需要做盲埋的了。李老师分析得很透彻，多谢多谢！学习了~

zmg2007

请教一个问题，在Mentor中做Part时，有没有什么方法让只有2个pin的symbol和3个pin的cell对应上？

li_suny

李泽尚 发表于 2013-1-22 15:40
4 n) m9 ~8 f/ \$ T8 |2 |  a呵呵，那看样子这算个小BUG了，得李老师向mentor的提提意见改进了。

: H- g# y$ C5 [+ L+ H  P* j确实和Mentor研发团队那边的工程师交流过，有些建议他们确实应用到新版本中了。
不过这个，不应该算个Bug，估计一时半会也更新不了。

li_suny

张湘岳 发表于 2013-1-22 19:56
确实如此，只好fanout后手动修改需要做盲埋的了。李老师分析得很透彻，多谢多谢！学习了~

" d( u/ y$ m6 g  q 以前也没这没用过，因为定义了盲埋孔通常就不会用再通孔做扇出了，
# ^; c3 U. p3 w, t- J, R& E有问题多交流。

li_suny

zmg2007 发表于 2013-1-23 15:36
请教一个问题，在Mentor中做Part时，有没有什么方法让只有2个pin的symbol和3个pin的cell对应上？

0 G) k  c$ K4 n3 ]- @可以，只要创建Part的时候添加一个NC引脚就可以了。

zmg2007

成功了，谢谢李老师！

li_suny

zmg2007 发表于 2013-1-24 10:58
* y+ z. ~7 [1 f, Z4 u' s成功了，谢谢李老师！

5 p( K; z8 y  Y7 f* A5 P不客气，有问题多交流。

liu525670

li_suny 发表于 2013-1-25 01:47
% w. O  O8 e9 W4 l; h! H: v6 N不客气，有问题多交流。

您好!遇到一个问题:
我在原理图里面换了个元件,重新打包后导入到PCB,原来画好的过孔全部没有了,导线还在,这是怎么回事,
紧急求助,不甚感激!

li_suny

liu525670 发表于 2013-2-1 15:16
您好!遇到一个问题:
我在原理图里面换了个元件,重新打包后导入到PCB,原来画好的过孔全部没有了,导线还在 ...

+ j0 a! ~8 u) u' q
这两项都不要勾选，再试一下。

liu525670

li_suny 发表于 2013-2-1 16:30
这两项都不要勾选，再试一下。

3 \& I. ]7 M7 D6 e3 Q# c2 F  P谢谢!我试了,但还是不行,后来板子急发,我把所有过孔和线全部Lock,这样过孔是还在,但线的网络断了,之后又重新导了一次网络,问题是解决了,只是不知道是哪里的缘故,不知道是原理图哪里设置了还是软件不稳定.
4 U0 k* {7 {( ~: y' n- l