找回密码
 注册
关于网站域名变更的通知
楼主: li_suny
打印 上一主题 下一主题

《Mentor SiP系统级封装设计与仿真》出版与技术答疑!

     关闭 [复制链接]

该用户从未签到

226#
 楼主| 发表于 2013-1-22 14:11 | 只看该作者
本帖最后由 li_suny 于 2013-1-22 14:19 编辑 ) Q: p" p: c* x$ m9 s
张湘岳 发表于 2013-1-19 00:38
' V4 Y5 L8 j) q: V! \拉线出来打没问题,自动扇出有问题,即使先定义的通孔,扇出也会去选择盲孔。
& {$ Z# E. \3 L( ]+ t( F
$ z/ k2 }# y4 E
做了一些实验,再写几条关于EE扇出的特点。* [+ k4 Q9 m3 Y* S4 E: @! b0 E
+ J: ^6 ?+ m' x- S" p$ Y
1.如果定义了通孔和盲埋孔,EE会自动选择盲埋孔作为扇出孔,而不管定义的先后顺序。: ?3 R1 d! J- o: e  j' c( m/ D# o
2.在定义的盲埋孔中,普通网络会优先选择浅的盲孔作为扇出孔。
; ?' ~- h; l/ N' X" v$ w& x. x3.对于平面层的网络,例如电源VCC或者地GND网络,扇出孔会选择打到定义了平面层的那一层,例如定义了1-2,1-3和1-4的盲孔,GND平面定义为第三层,VCC平面定义为第四层。
# ~9 I; Q' p8 v' |( d4.执行Fanout后,扇出结果为:一般网络Via1-2,GND网络Via1-3,VCC网络Via1-4。/ s9 O7 _8 \8 N8 g1 l" K
5.如果设计中只定义了Via1-2和通孔,则GND网络和VCC网络会选择通孔扇出,因为Via1-2无法连接到对应的平面层。
3 c) n: g" i1 l$ \9 M- H* G6 c* {欢迎讨论!3 P2 w  O+ B* F. G* l9 V

9 X- A0 j- D9 z6 I/ I6 e1 y5 \$ q( v截图如下:

Fanout.png (226.79 KB, 下载次数: 20)

Fanout.png

Fanout2.png (206.41 KB, 下载次数: 31)

Fanout2.png
  • TA的每日心情
    开心
    2019-11-26 15:17
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    227#
    发表于 2013-1-22 15:40 | 只看该作者
    li_suny 发表于 2013-1-22 14:11
    * O, s7 L5 m* W% ^8 U2 K8 }, F做了一些实验,再写几条关于EE扇出的特点。3 K! B" g& @3 x# ~
    5 q' L! j/ X# C4 r4 h% w' }8 s
    1.如果定义了通孔和盲埋孔,EE会自动选择盲埋孔作为扇出 ...
    ' f- S! I. ~  m% X. @  v
    呵呵,那看样子这算个小BUG了,得李老师向mentor的提提意见改进了。

    该用户从未签到

    228#
    发表于 2013-1-22 19:56 | 只看该作者
    li_suny 发表于 2013-1-22 14:11
    & k$ \3 H& {+ z) I5 u, s做了一些实验,再写几条关于EE扇出的特点。8 R  g; D+ d  @4 D1 D' n/ |

    # }1 ?  G: X/ B4 e- B1 x# r( D1.如果定义了通孔和盲埋孔,EE会自动选择盲埋孔作为扇出 ...

    : ~8 E, O& X; t% `6 O确实如此,只好fanout后手动修改需要做盲埋的了。李老师分析得很透彻,多谢多谢!学习了~

    该用户从未签到

    229#
    发表于 2013-1-23 15:36 | 只看该作者
    请教一个问题,在Mentor中做Part时,有没有什么方法让只有2个pin的symbol和3个pin的cell对应上?

    该用户从未签到

    230#
     楼主| 发表于 2013-1-24 09:40 | 只看该作者
    李泽尚 发表于 2013-1-22 15:40
    ! W3 P+ |& U- ^1 h! R" m/ F+ u呵呵,那看样子这算个小BUG了,得李老师向mentor的提提意见改进了。
    % h; v/ \. A% s1 C; o' ]' y
    确实和Mentor研发团队那边的工程师交流过,有些建议他们确实应用到新版本中了。
    ; _1 O  p+ K# [不过这个,不应该算个Bug,估计一时半会也更新不了。

    该用户从未签到

    231#
     楼主| 发表于 2013-1-24 09:42 | 只看该作者
    张湘岳 发表于 2013-1-22 19:56 5 W4 B% V5 f- k3 B# i9 B8 y+ k
    确实如此,只好fanout后手动修改需要做盲埋的了。李老师分析得很透彻,多谢多谢!学习了~
    $ z7 Q: z$ {* W
    以前也没这没用过,因为定义了盲埋孔通常就不会用再通孔做扇出了,
    9 c8 \2 g9 r/ d6 F0 ~$ x8 H有问题多交流。

    该用户从未签到

    232#
     楼主| 发表于 2013-1-24 09:44 | 只看该作者
    zmg2007 发表于 2013-1-23 15:36
    : m& A2 k/ Z; S2 [请教一个问题,在Mentor中做Part时,有没有什么方法让只有2个pin的symbol和3个pin的cell对应上?
    % Q+ ^& U* e- _7 A% ?
    可以,只要创建Part的时候添加一个NC引脚就可以了。

    该用户从未签到

    233#
    发表于 2013-1-24 10:58 | 只看该作者
    成功了,谢谢李老师!

    该用户从未签到

    234#
     楼主| 发表于 2013-1-25 01:47 | 只看该作者
    zmg2007 发表于 2013-1-24 10:58
    ) _4 r/ n. w8 K4 C; A成功了,谢谢李老师!
    , _1 j: e$ s8 Z. D
    不客气,有问题多交流。
  • TA的每日心情
    擦汗
    2025-5-21 15:07
  • 签到天数: 18 天

    [LV.4]偶尔看看III

    235#
    发表于 2013-2-1 15:16 | 只看该作者
    li_suny 发表于 2013-1-25 01:47 ( o) B% {( [# r' U% x) B0 A) w) [
    不客气,有问题多交流。
    / }9 d$ y. g. ~) s5 s
    您好!遇到一个问题:
    - _' n: S  g3 y3 P* w5 H# m8 R% e我在原理图里面换了个元件,重新打包后导入到PCB,原来画好的过孔全部没有了,导线还在,这是怎么回事,2 v; a4 I4 P# g1 c$ G
    紧急求助,不甚感激!

    该用户从未签到

    236#
     楼主| 发表于 2013-2-1 16:30 | 只看该作者
    liu525670 发表于 2013-2-1 15:16 : D+ \2 F; i. }9 g) C; b' h5 Z
    您好!遇到一个问题:" Y  i# O* g7 @5 ~& }5 G( l9 m
    我在原理图里面换了个元件,重新打包后导入到PCB,原来画好的过孔全部没有了,导线还在 ...
    / V  _% Y5 W+ J) \6 d

    0 h) `; f& C3 Y) N这两项都不要勾选,再试一下。

    trace_removal.png (141.83 KB, 下载次数: 23)

    trace_removal.png
  • TA的每日心情
    擦汗
    2025-5-21 15:07
  • 签到天数: 18 天

    [LV.4]偶尔看看III

    237#
    发表于 2013-2-4 16:58 | 只看该作者
    li_suny 发表于 2013-2-1 16:30 ' x) |8 a4 n4 j, J
    这两项都不要勾选,再试一下。

    ) l# S1 C8 h+ o& D0 U4 [谢谢!我试了,但还是不行,后来板子急发,我把所有过孔和线全部Lock,这样过孔是还在,但线的网络断了,之后又重新导了一次网络,问题是解决了,只是不知道是哪里的缘故,不知道是原理图哪里设置了还是软件不稳定.
    * r' ?/ H5 }# ^: @& S8 [3 x! ~

    该用户从未签到

    238#
     楼主| 发表于 2013-2-4 22:05 | 只看该作者
    liu525670 发表于 2013-2-4 16:58
    7 F6 D. i" U* h+ F3 F& Q谢谢!我试了,但还是不行,后来板子急发,我把所有过孔和线全部Lock,这样过孔是还在,但线的网络断了,之后又重 ...

      M3 {+ ^9 A9 T不知是什么版本,这种情况通常是设计数据出了问题,很多时候是前后数据不同步造成的。
    : m  }" ^2 _; m0 X4 O+ Y; G! j+ |7 G- m' q; e! e$ i4 j* t
    加减元器件是最常见的操作,不会导致过孔或者走线飞掉。
  • TA的每日心情
    擦汗
    2025-5-21 15:07
  • 签到天数: 18 天

    [LV.4]偶尔看看III

    239#
    发表于 2013-2-5 09:09 | 只看该作者
    li_suny 发表于 2013-2-4 22:05 7 H0 d' V6 U9 j% r, T2 g4 q
    不知是什么版本,这种情况通常是设计数据出了问题,很多时候是前后数据不同步造成的。$ s" @: [  L# ^* B+ b# }
    3 v* W7 S+ m. A9 ~; K+ F7 u
    加减元器件是最 ...

    : b- |5 R8 r  z+ d2005版本的

    该用户从未签到

    240#
     楼主| 发表于 2013-2-6 08:56 | 只看该作者
    liu525670 发表于 2013-2-5 09:09 - `1 h. C+ `# n* n; L
    2005版本的

    8 h. V  ]+ S0 p! I2005的数据不同步比较容易出现,你可以先尝试一下反标,然后再前标试试。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-8 17:56 , Processed in 0.078125 second(s), 22 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表