找回密码
 注册
关于网站域名变更的通知
楼主: li_suny
打印 上一主题 下一主题

《Mentor SiP系统级封装设计与仿真》出版与技术答疑!

     关闭 [复制链接]

该用户从未签到

226#
 楼主| 发表于 2013-1-22 14:11 | 只看该作者
本帖最后由 li_suny 于 2013-1-22 14:19 编辑 + I: o6 r# n0 n6 s  I7 j# w
张湘岳 发表于 2013-1-19 00:38
6 B. g, ?3 h( I  B  p拉线出来打没问题,自动扇出有问题,即使先定义的通孔,扇出也会去选择盲孔。
. l( p* M3 N; e: w: P. C5 n
# i6 P+ Y( U4 ^- z' u, x0 y* E
做了一些实验,再写几条关于EE扇出的特点。4 `: s+ C& F: v
7 N7 [; B5 N9 |$ k$ C
1.如果定义了通孔和盲埋孔,EE会自动选择盲埋孔作为扇出孔,而不管定义的先后顺序。
9 k7 R8 Q, ]# C" N; P& ^% E2.在定义的盲埋孔中,普通网络会优先选择浅的盲孔作为扇出孔。
1 x; x8 f0 i7 Q0 ]( E, A1 O2 {$ ]3.对于平面层的网络,例如电源VCC或者地GND网络,扇出孔会选择打到定义了平面层的那一层,例如定义了1-2,1-3和1-4的盲孔,GND平面定义为第三层,VCC平面定义为第四层。; k4 N  g$ h6 m
4.执行Fanout后,扇出结果为:一般网络Via1-2,GND网络Via1-3,VCC网络Via1-4。% w( G! @2 R5 ?
5.如果设计中只定义了Via1-2和通孔,则GND网络和VCC网络会选择通孔扇出,因为Via1-2无法连接到对应的平面层。/ x9 U3 X, |8 p. ?; F
欢迎讨论!1 C9 p* Y$ \2 K9 P! N2 H. g- k% z
$ N; S3 E2 p% D# p5 `: Q3 N- O, q: {- _
截图如下:

Fanout.png (226.79 KB, 下载次数: 34)

Fanout.png

Fanout2.png (206.41 KB, 下载次数: 43)

Fanout2.png
  • TA的每日心情
    开心
    2019-11-26 15:17
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    227#
    发表于 2013-1-22 15:40 | 只看该作者
    li_suny 发表于 2013-1-22 14:11
    * |4 N/ n3 U; X3 ]做了一些实验,再写几条关于EE扇出的特点。
    $ n4 r- B* q5 T  X! l
    9 S% P$ f# V  f2 e4 n8 D1.如果定义了通孔和盲埋孔,EE会自动选择盲埋孔作为扇出 ...

    / W, [0 u) b. `, r! Y5 S$ p1 W呵呵,那看样子这算个小BUG了,得李老师向mentor的提提意见改进了。

    该用户从未签到

    228#
    发表于 2013-1-22 19:56 | 只看该作者
    li_suny 发表于 2013-1-22 14:11
    + B  S& X2 I4 f- R7 |/ a0 W2 t做了一些实验,再写几条关于EE扇出的特点。  d, @) I  J4 d/ j$ u* I% Q
      ~# b5 W! o" ^* T+ M7 o' e% c
    1.如果定义了通孔和盲埋孔,EE会自动选择盲埋孔作为扇出 ...
    3 e7 p% A' u& _9 q  h, M- o
    确实如此,只好fanout后手动修改需要做盲埋的了。李老师分析得很透彻,多谢多谢!学习了~

    该用户从未签到

    229#
    发表于 2013-1-23 15:36 | 只看该作者
    请教一个问题,在Mentor中做Part时,有没有什么方法让只有2个pin的symbol和3个pin的cell对应上?

    该用户从未签到

    230#
     楼主| 发表于 2013-1-24 09:40 | 只看该作者
    李泽尚 发表于 2013-1-22 15:40
    3 Z4 h2 q- L! n5 y/ K呵呵,那看样子这算个小BUG了,得李老师向mentor的提提意见改进了。

    + [" X# j# A$ d3 P- s6 g确实和Mentor研发团队那边的工程师交流过,有些建议他们确实应用到新版本中了。- ^' g  {# r$ @1 Q  L
    不过这个,不应该算个Bug,估计一时半会也更新不了。

    该用户从未签到

    231#
     楼主| 发表于 2013-1-24 09:42 | 只看该作者
    张湘岳 发表于 2013-1-22 19:56 ' L  }- ~/ U% O* F& F% u4 d$ W
    确实如此,只好fanout后手动修改需要做盲埋的了。李老师分析得很透彻,多谢多谢!学习了~
    # W4 p7 q1 y: n6 W0 V. q6 U
    以前也没这没用过,因为定义了盲埋孔通常就不会用再通孔做扇出了,
    2 o4 J& p+ A; w9 ^有问题多交流。

    该用户从未签到

    232#
     楼主| 发表于 2013-1-24 09:44 | 只看该作者
    zmg2007 发表于 2013-1-23 15:36 . L- K; W5 \( v8 {  l3 `
    请教一个问题,在Mentor中做Part时,有没有什么方法让只有2个pin的symbol和3个pin的cell对应上?
    / O9 l, D3 `& U- b8 j0 v
    可以,只要创建Part的时候添加一个NC引脚就可以了。

    该用户从未签到

    233#
    发表于 2013-1-24 10:58 | 只看该作者
    成功了,谢谢李老师!

    该用户从未签到

    234#
     楼主| 发表于 2013-1-25 01:47 | 只看该作者
    zmg2007 发表于 2013-1-24 10:58
    7 \" l; X- J4 U, X成功了,谢谢李老师!

    + v# L1 P* J& h8 f3 i不客气,有问题多交流。
  • TA的每日心情

    2025-8-12 15:47
  • 签到天数: 19 天

    [LV.4]偶尔看看III

    235#
    发表于 2013-2-1 15:16 | 只看该作者
    li_suny 发表于 2013-1-25 01:47 4 V+ t: |" j4 w; p! U7 X* X2 b
    不客气,有问题多交流。
    % ?+ `' w8 ?2 G0 ~
    您好!遇到一个问题:
    $ n9 O1 e$ N# a  d/ j" M我在原理图里面换了个元件,重新打包后导入到PCB,原来画好的过孔全部没有了,导线还在,这是怎么回事,7 z5 v" m& }6 w8 J
    紧急求助,不甚感激!

    该用户从未签到

    236#
     楼主| 发表于 2013-2-1 16:30 | 只看该作者
    liu525670 发表于 2013-2-1 15:16
    ; w8 q8 F- @& ]5 r+ f6 C  A您好!遇到一个问题:
    9 \* h  j& o$ i$ e! u3 l6 C( \我在原理图里面换了个元件,重新打包后导入到PCB,原来画好的过孔全部没有了,导线还在 ...

    + }) A+ f2 v) ^* N# F# N0 z2 e- A* N
    这两项都不要勾选,再试一下。

    trace_removal.png (141.83 KB, 下载次数: 33)

    trace_removal.png
  • TA的每日心情

    2025-8-12 15:47
  • 签到天数: 19 天

    [LV.4]偶尔看看III

    237#
    发表于 2013-2-4 16:58 | 只看该作者
    li_suny 发表于 2013-2-1 16:30 4 D- a" L. C1 ]; v
    这两项都不要勾选,再试一下。
    / x! n4 i" o' q3 M7 y
    谢谢!我试了,但还是不行,后来板子急发,我把所有过孔和线全部Lock,这样过孔是还在,但线的网络断了,之后又重新导了一次网络,问题是解决了,只是不知道是哪里的缘故,不知道是原理图哪里设置了还是软件不稳定.
    # Y% e, D9 A- z- j. x

    该用户从未签到

    238#
     楼主| 发表于 2013-2-4 22:05 | 只看该作者
    liu525670 发表于 2013-2-4 16:58
    2 c# L. P% N) E* h" ?- `谢谢!我试了,但还是不行,后来板子急发,我把所有过孔和线全部Lock,这样过孔是还在,但线的网络断了,之后又重 ...

    4 P5 ^, j' a: J  s2 w' j; g3 s$ ?不知是什么版本,这种情况通常是设计数据出了问题,很多时候是前后数据不同步造成的。) Y0 k8 {4 K. Y) p. @+ U% d! c5 J

    9 t+ H* O$ N: x7 E加减元器件是最常见的操作,不会导致过孔或者走线飞掉。
  • TA的每日心情

    2025-8-12 15:47
  • 签到天数: 19 天

    [LV.4]偶尔看看III

    239#
    发表于 2013-2-5 09:09 | 只看该作者
    li_suny 发表于 2013-2-4 22:05 . l) u$ J" P  b" ^3 ]: @5 a, Q, ^; n1 E
    不知是什么版本,这种情况通常是设计数据出了问题,很多时候是前后数据不同步造成的。
    1 |% F5 J: ]! N
      j) }2 L- e6 E6 Z8 c  x加减元器件是最 ...

    $ n. [' K1 \4 [- J& P2 g+ J2 q* j2005版本的

    该用户从未签到

    240#
     楼主| 发表于 2013-2-6 08:56 | 只看该作者
    liu525670 发表于 2013-2-5 09:09 # P  W8 L" j  {3 |/ @
    2005版本的
    + y+ U% |2 w' ^5 L
    2005的数据不同步比较容易出现,你可以先尝试一下反标,然后再前标试试。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-30 07:01 , Processed in 0.171875 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表