|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
焊盘的基本概念及其有关的行业标准。' a) Z& D- V% d
( b7 I) B- b$ H6 l* i焊盘(land),表面贴装装配的基本构成单元,用来构成电路板的焊盘图案(land pattern),即各种为特殊元件类型设计的焊盘组合。没有比设计差劲的焊盘结构更令人沮丧的事情了。当一个焊盘结构设计不正确时,很难、有时甚至不可能达到预想的焊接点。焊盘的英文有两个词:Land 和 Pad ,经常可以交替使用;可是,在功能上,Land 是二维的表面特征,用于可表面贴装的元件,而 Pad 是三维特征,用于可插件的元件。作为一般规律,Land 不包括电镀通孔(PTH, plated through-hole)。旁路孔(via)是连接不同电路层的电镀通孔(PTH)。盲旁路孔(blind via)连接最外层与一个或多个内层,而埋入的旁路孔只连接内层。& u/ Z u- Q# Q% R- J3 _9 c
" b; o. d# ^3 n6 [2 G1 r9 C
如前面所注意到的,焊盘Land通常不包括电镀通孔(PTH)。一个焊盘Land内的PTH在焊接过程中将带走相当数量的焊锡,在许多情况中产生焊锡不足的焊点。可是,在某些情况中,元件布线密度迫使改变到这个规则,最值得注意的是对于芯片规模的封装(CSP, chip scale package)。在1.0mm(0.0394")间距以下,很难将一根导线布线通过焊盘的“迷宫”。在焊盘内产生盲旁通孔和微型旁通孔(microvia),允许直接布线到另外一层。因为这些旁通孔是小型和盲的,所以它们不会吸走太多的焊锡,结果对焊点的锡量很小或者没有影响。7 w# H& n5 y. d
' o6 d9 Y/ o& h& @2 O- |+ O
有许多的工业文献出于IPC(Association Connecting Electronics Industries), EIA(Electronic Industry Alliance)和JEDEC(Solid State Technology Association),在设计焊盘结构时应该使用。主要的文件是IPC-SM-782《表面贴装设计与焊盘结构标准》,它提供有关用于表面贴装元件的焊盘结构的信息。当J-STD-001《焊接电气与电子装配的要求》和IPC-A-610《电子装配的可接受性》用作焊接点工艺标准时,焊盘结构应该符合IPC-SM-782的意图。如果焊盘大大地偏离IPC-SM-782,那么将很困难达到符合J-STD-001和IPC-A-610的焊接点。
. ?" Z- U, N) O' ?) J+ S
7 d' m( M' N6 G; C0 b# S$ w$ ]元件知识(即元件结构和机械尺寸)是对焊盘结构设计的基本的必要条件。IPC-SM-782广泛地使用两个元件文献:EIA-PDP-100《电子零件的注册与标准机械外形》和JEDEC 95出版物《固体与有关产品的注册和标准外形》。无可争辩,这些文件中最重要的是JEDEC 95出版物,因为它处理了最复杂的元件。它提供有关固体元件的所有登记和标准外形的机械图。
2 H- S& o0 J1 ^7 N + `- R' Y0 L. f3 h t
JEDEC出版物JESD30(也可从JEDEC的网站免费下载)基于封装的特征、材料、端子位置、封装类型、引脚形式和端子数量,定义了元件的缩写语。特征、材料、位置、形式和数量标识符是可选的。8 ^: _' _+ B/ j N, I
封装特征:一个单个或多个字母的前缀,确认诸如间距(pitch)和轮廓等特征。
6 J& g% r" s) v+ v5 Z4 I封装材料:一个单字母前缀,确认主体封装材料。5 @* R" F5 a4 F! L7 ]; u1 j
端子位置:一个单字母前缀,确认相对于封装轮廓的端子位置。
* }% ?& P( x7 O$ V7 o封装类型:一个双字母标记,指明封装的外形类型。7 f4 t) F9 V* C7 g% b, O1 {4 d5 E
引脚新式:一个单字母后缀,确认引脚形式。$ g7 ^! | U% ~. F5 R
端子数量:一个一位、两位或三位的数字后缀,指明端子数量。8 X) A0 ?, A( t8 ?! U/ v% N( C5 T$ e
: h% z: u" }! A8 ^- I* g6 x
表面贴装有关封装特性标识符的一个简单列表包括:! X% I' ~& |0 Z$ W# f
· E 扩大间距(>1.27 mm) , R3 Z- B! a, F# n
· F 密间距(<0.5 mm);限于QFP元件 ! t% Y+ z$ t$ {2 W
· S 收缩间距(<0.65 mm);除QFP以外的所有元件。
& O1 s, e2 W% L+ u' A3 f· T 薄型(1.0 mm身体厚度)
" X1 v% u& \' \1 ` 表面贴装有关端子位置标识符的一个简单列表包括:; Z8 @8 o: Q2 T+ u2 _3 M
· Dual 引脚在一个正方形或矩形封装相反两侧。 G+ J4 z# B. |1 F/ b8 U
· Quad 引脚在一个正方形或矩形封装的四侧。
) w2 \7 j h" p8 y3 j 表面贴装有关封装类型标识符的一个简单列表包括:' o, D: o2 Y& t u3 ~/ x j
· CC 芯片载体(chip carrier)封装结构 / O% [1 `4 B, r- I
· FP 平封(flat pack)封装结构
8 b/ d$ d& M4 c4 w- a+ F* Z· GA 栅格阵列(grid array)封装结构
( e8 i r( V3 H6 @& l$ V. Y) ]· SO 小外形(small outline)封装结构
: v, m" m: o( C& }( h 表面贴装有关引脚形式标识符的一个简单列表包括:
0 e# q+ z# s9 K1 p8 O- E+ G4 n· B 一种直柄或球形引脚结构;这是一种非顺应的引脚形式 8 I( }: ]) c4 ^! b
· F 一种平直的引脚结构;这是一种非顺应的引脚形式 9 L# D- ~3 Z! E
· G 一种翅形引脚结构;这是一种顺应的引脚形式 1 f1 T7 b/ J5 ~ K- @
· J 一种“J”形弯曲的引脚结构;这是一种顺应的引脚形式 # F# c* v9 B' Y7 Q" X5 H# O! q3 }6 r8 _
· N 一种无引脚的结构;这是一种非顺应的引脚形式
5 ]% T& i" x$ Q· S 一种“S”形引脚结构;这是一种顺应的引脚形式- T1 [; j4 f8 i* |5 F
: g! c3 t. J$ F5 P& O+ q例如,缩写词F-PQFP-G208,描述0.5 mm(F)塑料(P)方形(Q)平面封装(FP),翅形引脚(G),端子数量208。9 f. Z2 O" Y* j# e8 b2 S' g
( z! J4 q% m! Y S2 Q * B3 W: m. k+ ^, e+ y! B$ \. D
对元件和板表面特征(即焊盘结构、基准点等)的详细公差分析是必要的。IPC-SM-782解释了怎样进行这个分析。许多元件(特别是密间距元件)是严格公制单位设计的。不要为公制的元件设计英制的焊盘结构。累积的结构误差产生不配合,完全不能用于密间距元件。记住,0.65mm等于0.0256",0.5mm等于0.0197"。
9 I2 M- c* j( `1 n' C" [ ! F8 C" z1 G; n8 w
7 I0 N. m! I; c$ v' ^
在IPC-SM-782标准内,每个元件与相应的焊盘结构组织在四个页面中。结构如下:
. f% r0 M8 ]6 V; ~7 L+ o9 H第一页包括有关元件的通用信息,包括可应用文件、基本结构、端子或引脚数量、标记、载体封装格式、工艺考虑、和焊接阻力。" y* G7 c' x2 n
第二页包括设计焊盘结构所必须的元件尺寸,对于其它元件信息,参考EIA-PDP-100和95 出版物。. q9 L* p2 T2 b5 A7 F, p6 s6 ^. u+ q8 w
第三页包括相应焊盘结构的细节与尺寸。为了产生最适合的焊接点条件,在这页上描述的焊盘结构是基于最大材料情况(MMC, maximum material condition)。使用最小材料情况(LMC, least material condition)时,尺寸可能影响焊接点的形成。, j: C* t8 Y% S) J6 j ~. P
第四页包括元件与焊盘结构的公差分析。它也提供对于焊接点的形成应该期望得到什么的详细内容。焊点强度受锡量的影响。在决定不使用基于MMC尺寸的焊盘结构之前,应该进行公差分析和焊接点评估。 |
评分
-
查看全部评分
|