|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
现在在用Expedition做一个板子，其中有一个4片的DDR，地址线期望的拓扑是这样的：; [- d k+ W3 a) {/ M/ q
& N: M0 \2 }! M# C
|-------> DDR1-------> DDR2' }& t$ f. g) ^/ g
+ ~5 }' ]3 d5 }/ p Q, ~
cpu ---# |( X8 ], G% [% U
|-------> DDR3-------> DDR4 p T0 u6 f) [4 E5 Z
8 {- {4 b9 b1 m7 V2 ~& ` M4 f
8 m* C/ [7 D" F% v2 i" r
可是不会设置拓扑啊。
- u( P: o* X5 J( h- b! d& a, {( p3 M3 W+ H6 G
最开始想直接在ces中设置，可是T，H等模板都不对啊。怎么设置也不行啊。1 }: ^0 g% H! z( |. K) t& r" X
后来想在icx中设置，然后提取模板，可是不知道怎么在icx中建立VP啊。（想着allegro中的sq中设置很方便的说）.
* [0 T6 {5 q7 s6 b1 q4 k* L最后找到笨办法用netline manipulation，可是一个一个设置很笨的啊，设置完VP还不能建立模板设置MATCN。8 K2 ^' _1 Z N1 Z9 G
请问各位，到底标准的方法是什么啊？
5 L; v- _, _0 p/ T+ ~" w4 K) A- H版主指教一下啊。 |
|
/1 
发表于 2012-9-19 15:39
收藏
淘帖
支持！
反对！
发表于 2012-9-19 17:08
楼主