|
|
本帖最后由 zhongyiwaiting 于 2025-4-14 15:15 编辑 + }& Y5 C/ P4 w, h0 N" ~
% x6 z1 ~( l( |/ g3 X4 ^
看了官方Cadence的相关Design Entry HDL的Help文档，感觉Design Entry HDL内容博大精深，篇幅巨大3 r _6 h+ a9 {: {( O- \! V
当然也感觉此软件与其它原理图软件有很大的不同，当然学习Design Entry HDL软件非要下苦功夫不可。) r& `/ p B+ O) u1 m6 I
当然也对这个Design Entry HDL软件感到很遗憾：软件在设计流程的整合非常不够，设计环节太零碎和撕裂
% {2 O! h$ e- N& A另外软件的概念混用，严重不规范统一：
4 ]2 r' i+ D: l$ E# D1.Cell/Part/Component概念
. D) V3 b4 l% `# P3 g' r 在构建区创建Cell时的预置Cell新名称:new_cell,打开的却是Part Developer编辑器
2 x3 h- j; [" U p5 F0 r 在Part Developer编辑器新建时，名称是:new_cell4 o- _5 V, L, T3 o7 u
在原理中放置命令的是Component，而不是Cell或Part，调用的是Library的Cell。
# q. o6 o, x$ g( S5 L/ }- W File>New,新建的设计保存的是：Cell
8 ^: h# \+ m e1 }' h0 P* [% o; i 在官方的帮助文档中，又都用Part代替Component
2 Y K2 u! @8 |1 u/ Y2.Symbol概念! E5 A! F6 g6 V2 n1 A7 ~
在Part Developer编辑器有原理图形的Symbol，在Allegro中有PCB封装的Symbol
9 I5 N- W! P, R6 p3.Jedec Type概念# j( o! j% M0 ]. O2 o$ q( [' S
在Part Developer编辑器中的PCB封装概念是：Jedec Type，加载的PCB封装却是Allegro中的PCB封装：Symbol。
. {! K* t# O/ S& ^+ R 在Manager Project编辑器下的Library Management流程下，应该规范一下概念，以好区分。# I0 u9 R! Y$ L+ G
4.Package概念0 C0 `( C* S" W' P* u
在Part Developer编辑器中，器件的原理图封装如果被分割几个部分，Package下就有几个FG与几个Symbol相对应 l, R& P1 A$ j7 ]# ~- a$ n, E& a+ Z
这让Package一词应有的含义名不副实。
+ x! H$ r& ]3 f V+ u$ O0 T8 A4 ?0 z) f2 t: C& u, `' `+ e
8 S' n6 a4 @$ Y5 x
* {. _# h6 m Z- u* r |
|
/1 
楼主
收藏
淘帖
支持！
反对！
发表于 2025-5-14 20:32