|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Tronlong123 于 2025-3-28 14:34 编辑 & O g- m0 D* B; K) z& H
- Y" |. Q: R3 }8 v2 j' H2 q在工业控制与数据采集领域，高精度的AD采集和实时显示至关重要。今天，我们就来基于瑞芯微RK3568J+ FPGA国产平台深入探讨以下，它是如何实现该功能的。适用开发环境如下：. j+ d8 U' Y& k7 n
Windows开发环境：Windows 7 64bit、Windows 10 64bit
2 A; @% F* ?2 I6 t- c0 v! C+ fLinux开发环境：Ubuntu18.04.4 64bit、VMware15.5.5
+ ?' j6 _2 l) U# i0 vU-Boot：U-Boot-2017.09$ M, O: s# i, w- Z
Kernel：Linux-4.19.232、Linux-RT-4.19.232
/ b$ `% Q+ N( \' f4 x s% |LinuxSDK：LinuxSDK-[版本号]（基于rk356x_linux_release_v1.3.1_20221120）
z4 P r3 X2 V0 V+ gAMP SDK：rk356x_amp_sdk_release_v1.2.3_20230515
$ v! o3 \/ J }- ^4 g7 N1 `8 a/ ^Pango Design Suite(PDS)：PDS_2022.2-SP3
5 s" U H Y+ W, i5 p7 _硬件开发环境：创龙科技TL3568F-EVM评估板（瑞芯微RK3568J + 紫光同创Logos-2）、TL7606P模块（CL1606/AD7606芯片，8通道，采样率200KSPS）、TL7616P模块（CL1616/AD7616芯片，16通道，采样率1MSPS）。& C0 z. N# _# x. \( R8 k H
v) H: Y( S/ S( A测试数据汇总/ r. V7 e) Q9 s5 M$ ~! y6 ?' y
测试数据汇总如下：9 H+ r, V* T. c% A+ s! Z1 V% q
表 1
# w/ a. x: h+ z- G- i6 V2 P. PRK3568J + FPGA国产平台7 C, k# e6 V( W
瑞芯微RK3568J/RK3568B2处理器集成了四核ARMCortex-A55处理器，主频高达1.8GHz/2.0GHz。创龙科技基于瑞芯微RK3568J/RK3568B2 + 紫光同创Logos-2PG2L50H/PG2L100H FPGA，推出了SOM-TL3568F工业核心板和TL3568F-EVM评估板。* H7 s0 Y Y, O( j) n! f
值得一提的是，创龙科技SOM-TL3568F核心板的ARM、FPGA、ROM、RAM、电源、晶振、连接器等所有元器件均采用国产工业级方案，国产化率100%！3 v5 W. `3 H+ @+ n$ d
此外，RK3568J+ FPGA评估板具备丰富的接口资源，包括3路Ethernet、3路USB、3路CAN、RS422/RS485、2路SFP、FMC等通信接口，以及MIPILCD、LVDS LCD、TFT LCD、HDMI OUT等视频接口，满足客户的项目评估需求！
9 d! m$ g4 y! {- g5 m4 C" \, @% s2 v
, o+ A0 M: l' P+ K1 c8 nRK3568J + FPGA核心板典型应用领域
% s& h A& N0 g8 s2 O- A/ j/ Z图 1
& w- {* f! e. P1 t) ~ apcie_ad_display案例演示. h9 J3 P0 Q& }" n2 |) I
为了简化描述，本文仅摘录部分方案功能描述与测试结果。. M3 _5 [7 ]+ X; M0 C' Z
案例说明
8 L. W( |/ a- A' q# M案例基于FPGA端采集8/16通道AD数据，ARM端CPU3核心运行RT-Thread(RTOS)程序，并通过PCIe总线从FPGA端接收AD数据。ARM端CPU0、CPU1、CPU2核心运行Linux系统，CUP3核心（运行RT-Thread(RTOS)程序）通过rpmsg将AD数据发送至Linux应用程序，Linux应用程序通过rpmsg接收RT-Thread(RTOS)发送的AD数据，并将数据转换得到电压值，然后通过Qt显示波形至显示屏。
( _2 d+ `& J4 F3 ]备注：本案例目前仅支持在CPU3核心运行RT-Thread(RTOS)程序。
% m6 K- @7 g6 j6 g6 j# c2 \- ^系统工作示意框图如下所示。5 h% b) W/ H4 J2 h3 ~
图 2 系统工作示意框图 案例演示
% t: d" o) N7 s: E/ I; g: X请将创龙科技TL7606P模块连接至评估板FPGA EXPORT(CON26)接口，将HDMI显示器与评估板HDMI OUT接口连接，将评估板USB TO UART2串口、RS232 UART0串口连接至PC机，硬件连接如下图所示。$ w/ z5 y! |) D% P0 V' U7 [
图 3 案例支持TL7606P模块8通道同时采集与显示。本次测试以TL7606P模块V1和V5通道为例，请分别正确连接至信号发生器A通道和B通道。信号发生器设置A通道输出频率为200Hz、峰峰值为6.0Vpp（即幅值为3.0V）的正弦波信号，B通道输出频率为1KHz、峰峰值为6.0Vpp（即幅值为3.0V）的正弦波信号。
1 W' C. f. y: C# h% s7 f请参考产品资料完成环境配置，将本案例FPGA程序固化至FPGA运行，将amp.img镜像文件固化至评估板。将案例可执行程序拷贝至评估板文件系统后，执行如下命令，以连续模式采集数据。
y4 i) v3 o1 ?. GTarget#./pcie_ad_display -d ad7606 -m 2
l- S' u ^1 S9 \9 `图 4 同时，HDMI显示屏将会实时显示动态波形，如下图所示。) N8 o2 l- q$ _/ p1 H( r8 Z% v {
图 5 当你想停止程序运行时，按下"Ctrl + C"可停止程序运行。" `/ E) W/ o; F: Q' }& O) G
图 6 到这里，我们的演示步骤结束。想要查看更多瑞芯微RK3568J + FPGA国产平台更多相关的案例演示，欢迎各位工程师在公众号（Tronlong创龙科技）查阅，快来试试吧！6 T5 Y1 Y" J% J) ^
|
|
/1 
楼主
收藏
淘帖
支持！
反对！
发表于 2025-3-28 18:46