|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Tronlong123 于 2025-3-28 14:34 编辑 6 F4 F3 V2 m2 c$ H/ r, c
1 r7 u* r0 f z& v) j在工业控制与数据采集领域，高精度的AD采集和实时显示至关重要。今天，我们就来基于瑞芯微RK3568J+ FPGA国产平台深入探讨以下，它是如何实现该功能的。适用开发环境如下：0 o0 l2 a& H5 h& r2 n
Windows开发环境：Windows 7 64bit、Windows 10 64bit
2 _- M ^1 ~- Z' O0 b, A# yLinux开发环境：Ubuntu18.04.4 64bit、VMware15.5.58 W3 _" @7 D4 L& Y e( k
U-Boot：U-Boot-2017.09# `2 x9 R; a: }/ W! t2 a
Kernel：Linux-4.19.232、Linux-RT-4.19.232! f9 t4 F4 Y" ?
LinuxSDK：LinuxSDK-[版本号]（基于rk356x_linux_release_v1.3.1_20221120）/ C- n/ r8 o# u$ k5 X5 a5 G2 T
AMP SDK：rk356x_amp_sdk_release_v1.2.3_202305154 x: p2 `$ T# t; @
Pango Design Suite(PDS)：PDS_2022.2-SP3
# \3 @4 B9 g: q硬件开发环境：创龙科技TL3568F-EVM评估板（瑞芯微RK3568J + 紫光同创Logos-2）、TL7606P模块（CL1606/AD7606芯片，8通道，采样率200KSPS）、TL7616P模块（CL1616/AD7616芯片，16通道，采样率1MSPS）。3 d/ S) w, ]) @; a: h( V* G1 v
# U! J- Q% `* r! B# J, k' C
测试数据汇总
, y0 z0 }" l; u' S9 `: T* f测试数据汇总如下：1 B8 G. z- E7 C* G' A- O- k! U
表 1 : r% A" w3 ~! E/ n5 Q# B& ~* L& v
RK3568J + FPGA国产平台- _6 P' r0 m8 e5 Z/ l0 b1 y
瑞芯微RK3568J/RK3568B2处理器集成了四核ARMCortex-A55处理器，主频高达1.8GHz/2.0GHz。创龙科技基于瑞芯微RK3568J/RK3568B2 + 紫光同创Logos-2PG2L50H/PG2L100H FPGA，推出了SOM-TL3568F工业核心板和TL3568F-EVM评估板。
# H( A: N t" {! @值得一提的是，创龙科技SOM-TL3568F核心板的ARM、FPGA、ROM、RAM、电源、晶振、连接器等所有元器件均采用国产工业级方案，国产化率100%！
: z/ [* H! n' j: `" G! A- k此外，RK3568J+ FPGA评估板具备丰富的接口资源，包括3路Ethernet、3路USB、3路CAN、RS422/RS485、2路SFP、FMC等通信接口，以及MIPILCD、LVDS LCD、TFT LCD、HDMI OUT等视频接口，满足客户的项目评估需求！
6 t+ } j4 v9 ~/ I9 P, a6 j/ h( b. x/ ]4 S8 d0 S& \- w1 T
RK3568J + FPGA核心板典型应用领域- N& x6 Q, q5 h; Y, m- B
图 1
8 O, Z j' ~3 y$ Jpcie_ad_display案例演示8 Z0 m5 q, J2 D& ?/ s, k
为了简化描述，本文仅摘录部分方案功能描述与测试结果。* Y$ B& r3 s" r/ T- t
案例说明" V0 I7 q$ O/ d4 R3 d
案例基于FPGA端采集8/16通道AD数据，ARM端CPU3核心运行RT-Thread(RTOS)程序，并通过PCIe总线从FPGA端接收AD数据。ARM端CPU0、CPU1、CPU2核心运行Linux系统，CUP3核心（运行RT-Thread(RTOS)程序）通过rpmsg将AD数据发送至Linux应用程序，Linux应用程序通过rpmsg接收RT-Thread(RTOS)发送的AD数据，并将数据转换得到电压值，然后通过Qt显示波形至显示屏。4 u' s7 h Q5 L# C; P' P) E/ K
备注：本案例目前仅支持在CPU3核心运行RT-Thread(RTOS)程序。
- `6 Y: S5 n; Z) W6 P) b* p5 j系统工作示意框图如下所示。
* f" w) Y$ V# y% o图 2 系统工作示意框图 案例演示
- k/ O$ f3 H$ g0 `5 [5 n2 m/ J {$ a0 a请将创龙科技TL7606P模块连接至评估板FPGA EXPORT(CON26)接口，将HDMI显示器与评估板HDMI OUT接口连接，将评估板USB TO UART2串口、RS232 UART0串口连接至PC机，硬件连接如下图所示。
8 R8 |2 X: {+ w图 3 案例支持TL7606P模块8通道同时采集与显示。本次测试以TL7606P模块V1和V5通道为例，请分别正确连接至信号发生器A通道和B通道。信号发生器设置A通道输出频率为200Hz、峰峰值为6.0Vpp（即幅值为3.0V）的正弦波信号，B通道输出频率为1KHz、峰峰值为6.0Vpp（即幅值为3.0V）的正弦波信号。
8 K7 f- z) q. ?6 j9 x( \请参考产品资料完成环境配置，将本案例FPGA程序固化至FPGA运行，将amp.img镜像文件固化至评估板。将案例可执行程序拷贝至评估板文件系统后，执行如下命令，以连续模式采集数据。+ Q$ a {9 x! ~6 @3 `; q
Target#./pcie_ad_display -d ad7606 -m 2
# o( L& X, o8 `6 T0 B图 4 同时，HDMI显示屏将会实时显示动态波形，如下图所示。4 k& u, R; M1 b9 S" M2 G$ i
图 5 当你想停止程序运行时，按下"Ctrl + C"可停止程序运行。
$ i! m8 y x5 r/ @: s# N `% l图 6 到这里，我们的演示步骤结束。想要查看更多瑞芯微RK3568J + FPGA国产平台更多相关的案例演示，欢迎各位工程师在公众号（Tronlong创龙科技）查阅，快来试试吧！
/ r* t) {% @. a) N3 Y8 }+ G |
|
/1 
楼主
收藏
淘帖
支持！
反对！
发表于 2025-3-28 18:46