|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
7 N0 v; V6 W0 I
7 X" @* |& g2 Y" H1 U, V6 p了解 DDR 的各个信号功能与网络名。
6 D& H4 O5 \9 {6 ]& u, j与 DDR 相比,DDR2/3 最大差别多了功能 OTD 与 OCD。
0 D/ }6 n0 m6 Y7 J" p9 S重要信号线
: U x% M+ e2 Y+ P1.DQS 信号:
- J4 \2 X7 ^- A+ c, TDQS 是 DDR SDRAM 中的重要功能,它的功能主要用来在一个时钟周期内准, |( J) ^ d7 w
确的区分出每个传输周期,并便于接收方准确接收数据。每一颗芯片都有一个# m/ _1 k$ F+ y* t5 {
DQS 信号线,它是双向的,在写入时它用来传送由北桥发来的 DQS 信号,读# s- W% ]7 ~0 X
取时,则由芯片生成 DQS 向北桥发送。完全可以说,它就是数据的同步信号
1 o, @/ U% F$ m/ O! j2.CLK 信号:4 W3 e7 B4 } F4 ]( w
DDR SDRAM 对时钟的精确性有着很高的要求,而 DDR SDRAM 有两个时
# T4 W, `% h2 p" B. q0 ]$ U钟,一个是外部的总线时钟,一个是内部的工作时钟,在理论上 DDR SDRAM
4 `5 R0 W! u9 S这两个时钟应该是同步的。
& ~. G4 R# F7 u' \6 Y+ h6 c二.分组设定
, n5 R& X+ t: f$ F4 m数据组的分组应该以每个字节通道来划分,DM0、DQS0 以及 DQ0~DQ7 为第
* v/ Z" h1 {1 x* y0 ?1 字节通道,DM1、DQS1 以及 DQ8~DQ15 为第 2 字节通道,以此类推。每个, d' x6 X. {( p" T" A& L& B3 R
字节通道内有严格的长度匹配关系。其他信号走线长度应按照组为单位来进行$ c, b# q0 r) ~# z: P
匹配,每组内信号长度差应该严格控制在一定范围内。不同组的信号间虽然不" h2 L9 D& l; V$ Z6 {" U5 v) k
像组内信号那样要求严格,但不同组长度差同样也有一定要求;数据信号组的
1 q7 A& a, `9 g# _布线优先级是所有信号组中最高的,因为它工作在 2 倍时钟频率下,它的信号
; m- T4 v7 h E5 G& A! d完整性要求是最高的。另外,数据信号组是所有这些信号组中占最大部分内存; @, w! I# ]9 K- A. _ D2 m% c
总线位宽的部分,也是最主要的走线长度匹配有要求的信号组。
; r6 g. p" P% u4 u( q1 e/ X+ n
$ Y, r; ~0 |$ j& Z* d! F) S) y
DDR3.pdf
(540.75 KB, 下载次数: 6)
8 B3 {* i; R0 b# t# F6 p5 C
- |8 O8 w$ N3 S
, z" H) O5 q# G3 [
; h# n( h4 h7 ]' f+ y |
评分
-
查看全部评分
|