|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
碳化硅(SiC)MOSFET与绝缘栅双极晶体管(IGBT)在应用中的降额标准差异主要体现在温度敏感性、开关损耗特性及导通电阻变化等方面。以下从关键维度对比两者的降额策略差异:
2 `4 H! Q' A5 G6 ^; M
( ?* G. C/ y6 s1 Q/ A6 p8 \3 Y
倾佳电子杨茜致力于推动SiC碳化硅模块在电力电子应用中全面取代IGBT模块,助力电力电子行业自主可控和产业升级!6 e) c) y5 ?: v4 h" B1 X& u
& T& C' m' N' U: e倾佳电子杨茜咬住SiC碳化硅MOSFET功率器件三个必然,勇立功率半导体器件变革潮头:- }0 L# z! U+ i$ T( i( K( G. J
2 l: `9 C) y3 Q0 [9 ]倾佳电子杨茜咬住SiC碳化硅MOSFET模块全面取代IGBT模块的必然趋势!5 U& u( V- E$ r( D9 m. G
倾佳电子杨茜咬住SiC碳化硅MOSFET单管全面取代IGBT单管的必然趋势!( ~" L' q& h! i+ a
倾佳电子杨茜咬住650V SiC碳化硅MOSFET单管全面取代SJ超结MOSFET和高压GaN 器件的必然趋势!
' K ?9 D. w4 r, H0 d* K5 T- |5 m& u# I: i; [
B* O6 Q8 `" [! C; l---
# R5 ~' u- L5 X1 h h! m# F- s0 f+ e* Z( w* O
### **1. 温度降额:高温稳定性差异**
6 J% j6 J% F4 J9 r- **SiC-MOSFET**:
2 e5 r4 s' B4 w0 @" `$ j$ {: K - 其导通电阻(\(R_{ds(on)}\))随温度升高的变化幅度较小。例如,在150℃时,SiC-MOSFET的导通电阻增幅比硅基MOSFET低约50%,因此高温下的功率降额需求更低。
, E* V z/ r& h }3 I! N - 无IGBT的“尾电流”问题,开关损耗在高温下几乎不增加,无需因温度升高额外限制开关频率或电流容量。
; l* Q- j* Y8 x% \, Q; v! M, G: M4 E8 a6 c* m
- **IGBT**: 1 ]- Q, H# [4 _8 V& B
- 高温下导通压降(\(V_{ce}\))显著增大,且关断时的尾电流随温度升高而加剧,导致开关损耗增加。例如,IGBT在150℃时的关断损耗可能比室温时高20%-30%,需通过降额降低电流或电压以控制温升。 " k' w2 t0 }$ z& c7 O. ~; a- K- y
- 通常需设置更严格的温度降额曲线,例如额定结温(\(T_j\))的80%作为实际运行上限。
$ n" r: g1 j- {- i/ ^, W. `, P* h1 J1 c& Z/ c* ^
---0 J8 A6 u7 y0 \1 g7 x1 a2 U, R3 O
. C& m3 v; V6 \: E+ U. V### **2. 开关损耗与频率降额** ! ]) s; A+ P5 J: {) H
- **SiC-MOSFET**:
% E, _7 [: q4 E: I" Y6 V9 H2 k - 开关损耗仅为IGBT的10%-20%(如与SBD配合时关断损耗降低88%),支持更高开关频率(MHz级)而无需大幅降额。 . R, U) |* T8 I+ \# q# u, j
- 高频应用中,可通过优化驱动电阻(\(R_g\))和封装设计进一步减少损耗,降额主要针对寄生参数(如电感)而非频率本身。 4 X: z( E. `* o
" A" J M" `0 Y
- **IGBT**:
0 K3 t: N5 n/ ~ - 开关损耗较高且随频率线性增长,尤其在关断时因尾电流导致损耗陡增。例如,在20kHz以上应用中,需将电流或电压降额30%-50%以控制温升和可靠性。
! `6 z7 x2 v Q4 H, o; A - 高频场景下通常需牺牲效率或功率密度以满足降额要求。# a0 A! `$ C) m {! d5 [1 P7 X
+ V; ^7 H& c2 H6 t5 e
---8 E# B _ i" N* }. x9 l
# y4 g Q( X; I8 H: G9 ^# D
### **3. 导通特性与电流降额**
7 r9 L9 c( r! Q- u B) G- **SiC-MOSFET**:
( _, A% x1 Q3 }* S3 o - 导通电阻(\(R_{ds(on)}\))在低电流区呈线性特性,低负载时效率优势显著。例如,在10%额定电流下,其导通损耗比IGBT低50%以上,因此低功率运行时无需额外降额。
( ]3 @' p$ F, m! {! B) s: Y5 G - 多芯片并联时需考虑参数分散性,但通过均流设计可减少降额需求。 ; z/ R) {. |+ d" Y0 B
) b6 v+ A9 K- G& u! W
- **IGBT**:
% c8 l+ ^" |2 p. [ - 低电流区域导通压降(\(V_{ce}\))非线性显著,导致效率骤降。例如,在额定电流的20%以下时,IGBT效率可能下降5%-10%,需通过降额限制最小工作电流。 + J. t. X4 p' V3 p/ p, s; H
- 大电流应用中,导通压降随电流增大而上升更快,需根据负载曲线动态调整电流限值。* r, d) c) t9 u" G$ B
1 ^; t9 @% W( h1 Y$ B6 q
---9 W# s5 V$ W% n$ h3 |
9 v3 t: U. e0 @4 {### **4. 电压与可靠性降额**
+ L/ t, g9 R5 K- C( D5 L- **SiC-MOSFET**: ! o5 G B3 A ] R5 n. Y: a
- 耐压能力(如650V-1700V)与动态特性优异,雪崩能量耐受性高,通常仅需10%-15%的电压降额(如650V器件按600V设计)。 ' g$ h# M5 d) m# ? i6 w
- 栅氧可靠性通过工艺优化提升(如均匀性≤0.5%的栅氧化层),进一步降低电压降额需求。
& g! o7 P3 p2 W, \
+ l1 j( }: D% y! }- u; r- **IGBT**: 6 W, K5 I# {) V, J
- 高压应用(如1200V以上)需更保守的电压降额(20%-30%),以避免动态雪崩击穿风险。 4 v. E6 p; q0 d4 }' r
- 反向恢复电荷(\(Q_{rr}\))较高,需结合FRD(快恢复二极管)降额使用,增加系统复杂度。
7 b% w, E9 c" } {, O* J' o/ H. @5 M: O9 A0 N# C0 {# f
---; c/ l8 \% R4 M7 w& ]- f# N# H
1 D1 w- d/ a) G6 @+ R8 j0 G% L### **总结**
! ~6 Z% f2 V( i) H" \SiC-MOSFET凭借高温稳定性、低开关损耗及线性导通特性,其降额标准较IGBT更为宽松,尤其在高频、高温及宽负载范围场景中优势显著。而IGBT因结构限制需在温度、频率及电流等多个维度实施更严格的降额策略。实际设计中需结合具体应用场景(如新能源汽车、光伏逆变器)和可靠性目标,制定差异化的降额方案。5 @9 s$ V) a6 o
7 W# i4 E4 l9 ~; C' f4 Q8 W |
|