不同电源系统单板相连电流倒灌

狂羁青马

一个产品中，两块子卡的CPU  3.3VIO相连(i2c,urat,其它一些相连)，由于IO是不同的电源系统，两个板子上电时间不同，会发生电流倒灌，怎么办
: P, O" i& D7 q+ q2 m. H% w一块板子先上电了，另一块板子还没上电，io倒灌电流，使IO的电源变成了1.23V
$ s: m1 o8 f+ e

超級狗

沒人想聽副畜長的故事嗎？

超級狗

, O0 e. Z  z1 v  H/ X' ^& r( y

狂羁青马 发表于 2025-1-11 14:55
: B4 U' s" [* W; M, N& o; p! Q不是我控的，一个机箱中有多个子卡，有FPGA子卡，mcu子卡，cpu子卡等很多，大家都是统一由底板+5V供电， ...

不知道这种内部多个模块的机箱，一般都怎么设计这种电源系统。

% F, L; t$ |; @5 A4 L! T各板卡之間，若互相不知道彼此電源的狀況，最好就用 Bus Switch、或有 Power Isolation 功能的電平轉換芯片（Level Translator）、緩衝芯片（Buffer）、邏輯閘（Logic Gtae）...等芯片，將彼此間連接的 I/O 隔開。

當然上面許多高人說，他們從來不隔也沒事。你若信也行，就讓它們漏吧！哪天有問題再說。前提是公司或老闆，不會將你阿嚕巴到死。

, Y* ~- T2 x: U) e從樓主的敘述來看，系統似乎挺複雜的，應該不是那種十幾塊錢的玩具。電路要設計成什麼樣的穩定度，一直是攻城獅的一個抉擇。以前論壇上也有人講過，那是攻城獅心中的一把尺。

做的若是玩具，便宜、能動就好，沒人會怪你。做的若是與生命或安全攸關的東西，最好秉持良心，當心會有報應的！

超級狗

76553706 发表于 2025-1-3 15:44
& z3 `# B& m$ W7 I. R( u+ }5 O, m74LVT245, 就可以搞定

這位兄弟應該深受其害過！
! d* e9 p! X7 O
這個議題以前提過，你在邏輯閘的規格書中，有看到 I_off 或 Power Isolation 字眼的，就表示這哀西（IC）在沒電的狀態下，I/O 腳位是高阻抗（Hi-Z）。

9 N, D8 I+ W+ f+ Z踢哀（TI）稱為 I_off，嗯插屁（NXP）和其它供應商稱為 Power Isolation，或有其它稱呼者，族繁不及備載！
- i6 y$ w& M" h- a: r
5 g  m9 }+ I/ W1 B2 OLVC 系列邏輯閘、部分電平轉換（Level Translator）例如踢哀（TI）TXU / TXS 系列、嗯插屁（NXP）NXU / NXS 系列都有支援，但 9306 系列電平轉換（Level Translator）就不支援，大家使用時要小心就是。

9 y4 n+ t) q' u% {7 ?74LVT245
6 ~6 l- z1 {$ ]. z1 l  L. mI_off Supports Live Insertion, Partial-Power-DownMode and Back Drive protection



) u+ Z5 ~; p2 t
0 S5 U3 f2 ~: r/ N/ ^* h1 y9 ~' z! i1 H

huo_xing

是否影响使用。如果必须要解决，加电平转换或隔离

76553706

74LVT245, 就可以搞定

超級狗

踢哀（TI）Bus Switch Selection Guide

LiuTao166462139

学习了！感谢分享

狂羁青马

huo_xing 发表于 2025-1-3 15:40
是否影响使用。如果必须要解决，加电平转换或隔离

目前看没有啥影响，产品正常工作，但CPU都是有上电时序的，猜测虽然电压拉高了，但灌电流很小，难道不会对CPU产生影响。感觉这是常见问题啊，产品中板跟板的级联，IO电源分属不同电源系统，总会有这样的问题
" b$ v# N* P4 A9 Z' i1 K
" g" ]+ ], P% Z( b

1 g) O/ L, b6 j" F* I

狂羁青马

aarom 发表于 2025-1-5 03:39
" R7 Q! M- I/ _) D+ ^# Z+ B在各板"輸出電源"串一個順向二極體(Schottky diode), 再接在一起.

# a5 c1 c- }$ {8 {4 ^" M一般不这样设计吧。一个产品中两块独立的板卡，都有独立的电源系统，板卡只会+5V或+12V供电，级联通信总会遇到这种情况
6 s# f2 V  \, }: |0 p

huo_xing

狂羁青马 发表于 2025-1-6 10:46
7 M/ f+ _  @+ m, u目前看没有啥影响，产品正常工作，但CPU都是有上电时序的，猜测虽然电压拉高了，但灌电流很小，难道不会 ...

4 F/ t* Y9 b, k; e' `6 q没影响可以忽略。cpu上电时序只针对特定引脚，不是所有。
  z3 J, v/ B, G! o, U" D不同板卡之间的电源系统压差很正常，要不手册中怎么有工作电压范围问题。
, ?( G1 J8 d& ]+ @思考下极端情况：同一个板卡上同一电压等级都会有不一致的问题啊。比如pcb布线压差，电子元器件误差。这些问题怎么不提？

狂羁青马

huo_xing 发表于 2025-1-6 10:54
! [9 s( N  N1 O& x0 g没影响可以忽略。cpu上电时序只针对特定引脚，不是所有。
不同板卡之间的电源系统压差很正常，要不手册 ...

感谢回复，但你这个回复跟我表达的不是一码事呢

超級狗

狂羁青马 发表于 2025-1-6 10:54
2 i# h/ k+ ^" K( A一般不这样设计吧。一个产品中两块独立的板卡，都有独立的电源系统，板卡只会+5V或+12V供电，级联通信总 ...

• 後上電板子的電源，由先上電的板子控制，才有可能用軟件時序避開。
• 在該板子未供電前，先上電板子給過去的 I/O 要先保持高阻抗（Hi-Z），或者說先設成輸入（Input） 。
• I/O 漏電（I/O Leakage）問題一定要擋，現在看似正常、不代表以後都會正常。
• 信不信由你們，言盡於此。我懶得再寫去罰站的故事了！
  ! c  m$ |  T1 S2 l8 V- S

1 P) v& P% b8 I5 a' r! Y) E
- j$ q0 }' A; n, K, z

" Z0 `+ ^, J7 d% j( a# k4 _

# Z! |0 V4 y5 j5 E, d) w4 I+ K3 h5 v2 |

huo_xing

超級狗 发表于 2025-1-6 13:39
這位兄弟應該深受其害過！
: S' H8 {3 f; M: H1 c9 f5 @0 N7 x
6 M9 W0 y) M6 i" |  B這個議題以前提過，你在邏輯閘的規格書中，有看到 I 或 Power Isolation 字 ...

0 X0 O6 y9 r( J7 m4 Q' u: ^% y设计上应该还是重点关注cpu侧的需求。一般只有特定的几个引脚对上电状态是有要求的，普通IO是无所谓的。
+ c7 F& M1 Q# f3 h+ o; g如果把所有io都要考虑，老板该来找你谈心了
5 {3 M! I3 ~. w' e

超級狗

5 V+ ]4 S: ~# y: u# O& m8 @1 ]
0 y4 m8 ]) }+ r8 K3 O' s# E吾人雖為邪教教徒，但教的都是正統武學。
7 k5 ^& }) `$ Y
若嫌費事、串個電阻去擋也行。前爛公司的副處長，還沒升上去之前，就用了 1K 電阻解決。

但在他得意之餘，到了下個計劃就不會動了！
# ?6 V! w1 c  ]: c

狂羁青马

超級狗 发表于 2025-1-6 13:19

後上電板子的電源，由先上電的板子控制，才有可能用軟件時序避開。

在該板子未供電前，先上電板 ...

核心板+外围设备的底板组合硬件架构方式也能遇到这种问题，但我看开发板好像都没什么措施
4 K- r  r! s7 h( k9 J4 L6 P