从allgero导入到SI wave后出现的情况

yangyansiw

! T4 z6 i1 q0 y# k
这是在allgero里面的情况：
4 t) l# t6 |6 ?0 l3 T( K
* y& m+ ~7 x6 z: b$ d0 S
这是在SI wave里面的情况：
+ Z6 [# I: `& w5 C; v1 S* B% Y" }/ P) n

可以明显看到会生成一些没有网络属性的plane，这样导致内部的线全部短路了;

* n7 _0 T2 S3 O1 y# {! f
这是在allgero打开保护层place_bound_top和place_bound_bottom后的效果
' k2 X4 \0 b" c! i5 J
5 x$ K1 O3 Q3 p; q0 h. [

4 ^5 d5 X0 [2 X+ q0 \+ Y2 `1 W
$ f3 E0 f9 q: \( O- G6 Q0 e发现就顶层出现了问题，底层的话是没问题的，奇怪：

3 \3 j7 E/ z) S7 J底层图
4 j. N, G1 A0 S! v
% f: [6 h* G1 G感觉在导入到SI_WAVE时把place_bound导入了，但还是有些问题一是，主芯片BGA颗粒的bound已经被我删掉了，它还是会生成的，二是我bound那层导出的时候是不显示的，还是软件自动选择的 ，比较疑惑，望有人解答：

yuxuan51

siwave是会出现一些将非金属层转成金属层的错误，我一般就是在siwave里手动将那些生成的错误金属层删除，第二个建议你可以试下在打开封装文件，去掉place_bound和其他对电磁仿真无关的层再保存，然后替换掉原来的封装文件，不过这个方法我没试过，不知道可行性怎么样。

yangyansiw

yuxuan51 发表于 2012-9-7 13:26
siwave是会出现一些将非金属层转成金属层的错误，我一般就是在siwave里手动将那些生成的错误金属层删除，第 ...

; `+ ^" R( P7 I- _; L, @
: D. V# a" N. E0 a* {   嗯 谢谢 版主的建议 考虑到做原件封装实属不易，所已没有改，不过进过提醒确实感觉是封装多余层的问题，每个原件都会在顶层留下一个或者两个没有网络的plane，还有在删除过程中发现subtract很好用，没有铺铜的地方，使用subtract在悬着矩形或者。。，删起来很便捷。。。