FPGA设计中，对SPI进行参数化结构设计

FPGA技术江湖

今天给大侠带来FPGA设计中，对SPI进行参数化结构设计，话不多说，上货。

0 P: T/ c* y6 }6 |2 y
( P" w/ b, \3 L  H0 G) g6 e1 \. B
: f$ X) e& W& ]) k) z% N/ {! J
9 M* Z8 z3 Y* i

        为了避免每次SPI驱动重写，直接参数化，尽量一劳永逸。SPI master有啥用呢，你发现各种外围芯片的配置一般都是通过SPI配置的，只不过有三线和四线。SPI slave有什么用呢，当外部主机（cpu）要读取FPGA内部寄存器值，那就很有用了，FPGA寄存器就相当于RAM，cpu通过SPI寻址读写数据。代码仅供参考，勿做商业用途。

. L/ V  H( ~# X9 k- p8 h" z( C9 Q" Z7 I
( Y7 `; s4 x6 k9 O$ {
. q4 G) k$ b- B/ f

SPI salve

0 [+ k: ?* V9 n& T( S+ n

SPI salve支持功能：

     支持三线SPI或者四线SPI。通过define切换。                                 

     支持指令长度、帧长自定义。                              

     工作时钟可自定义，大于SPI clk的2倍。

$ @' i1 x0 @/ r, q

用户只需修改：

（1）几线SPI。

（2）单帧长度。

（3）指令长度。

（4）寄存器开辟。

注意：指令最高bit表示读写，低写高读，其余bit表示地址。指令接着为数据端，两者位宽之和即为SPI单帧长。

' A( ]* ]0 ^+ o( x- u3 l5 S

: S/ G- q) c+ F! @

2 Q, y# c7 y+ V

5 I' n$ y# Z8 J5 f' k+ J4 h1 ?

SPI master

2 ^* T; t: M+ E( y& a& e$ n; P

spi master内部仅仅封装SPI驱动，写入值读出控制由上层控制，这部分逻辑很simple，不赘述。用户只需给入SPI帧及控制使能即可。

用户只需修改parameter参数：

（1）单帧长；

（2）指令长；

（3）数据长；

（4）工作时钟；

（5）SPI clk。

' E8 g% w- n7 p) s1 Q( R

实现不使用状态机，采用线性序列计数法。

% o) \; y* C# C

4 R; w/ S! y' F

+ \% v1 t5 L) L4 Y5 z1 O

仿真如下所示：写入四个寄存器值，再读出。

3 m& j5 b1 Y$ M9 o7 e

仿真代码如下：

) {+ p, Q% V3 y/ g5 \5 B4 Q

4 g' z  q6 s6 S. V" ~5 K! T/ A

, N) M/ E7 D6 R! O

三线SPI：

/ i3 s$ Y, K' }% d% D/ d' B. m, a

% U! a6 Z" z% b/ _; q% Q& ^

0 o9 @# W; h9 r+ N4 ]

) K' ~1 Q" v: c; Z3 X: \

四线SPI：

" i3 D2 r& @+ D, n" }

2 Y1 Z  X1 `' ]$ I" P- ]

1 ?2 Y. [  u) A( [) b

可以看到读写是一致的，验证通过。

Sleep_xz

程序写的很规范

FPGA技术江湖