PCB边缘为什么不能放至晶振？

Ber_thaw99

某行车记录仪，测试的时候要加一个外接适配器，在机器上电运行测试时发现超标，具体频点是 84MHz、144MHz、168MHz，需要分析其辐射超标产生的原因，并给出相应的对策。辐射测试数据如下：

3 U, W9 J3 J! s# K: i

图 1：辐射测试数据

辐射源头分析
1 Z3 U! w+ d, l0 c) l: I! g2 i- R& `该产品只有一块 PCB，其上有一个 12MHz 的晶体。其中超标频点恰好都是 12MHz 的倍频，而分析该机器容易 EMI 辐射超标的屏和摄像头，发现 LCD-CLK 是 33MHz，而摄像头 MCLK 是 24MHz；通过排除发现去掉摄像头后，超标点依然存在，而通过屏蔽 12MHz 晶体，超标点有降低，由此判断 144MHz 超标点与晶体有关，PCB 布局如下：

图 2：PCB 布局图

辐射产生的原理
从 PCB 布局可以看出，12MHz 的晶体正好布置在了 PCB 边缘，当产品放置于辐射发射的测试环境中时，被测产品的高速器件与实验室中参考地会形成一定的容性耦合，产生寄生电容，导致出现共模辐射，寄生电容越大，共模辐射越强；而寄生电容实质就是晶体与参考地之间的电场分布，当两者之间电压恒定时，两者之间电场分布越多，两者之间电场强度就越大，寄生电容也会越大，晶体在 PCB 边缘与在 PCB 中间时电场分布如下：

* v" }7 Y. Y5 R$ p/ c1 q4 V

图 3：PCB 边缘的晶振与参考接地板之间的电场分布示意图

. \2 w, o& e6 l3 U

图 4：PCB 中间的晶振与参考接地板之间的电场分布示意图

从图中可以看出，当晶振布置在 PCB 中间，或离 PCB 边缘较远时，由于 PCB 中工作地（GND）平面的存在，使大部分的电场控制在晶振与工作地之间，即在 PCB 内部，分布到参考接地板的电场大大减小，导致辐射发射就降低了。

处理措施
将晶振内移，使其离 PCB 边缘至少 1cm 以上的距离，并在 PCB 表层离晶振 1cm 的范围内敷铜，同时把表层的铜通过过孔与 PCB 地平面相连。经过修改后的测试结果频谱图如下，从图可以看出，辐射发射有了明显改善。

- q& s7 ^/ e" v, R, S9 D

思考与启示
高速的印制线或器件与参考接地板之间的容性耦合，会产生 EMI 问题，敏感印制线或器件布置在 PCB 边缘会产生抗扰度问题。

4 H/ x# |- B; W1 @' q! t, o" j1 }* L如果设计中由于其他一些原因一定要布置在 PCB 边缘，那么可以在印制线边上再布一根工作地线，并多增加过孔将此工作地线与工作地平面相连。

5 B9 _2 p( i6 P7 x9 c, g