|
hantown 发表于 2012-8-12 12:42 ) t2 F0 T6 I- }+ w1 Y5 U; U9 p
直接导入网表没试过,但估计搞不了,因为你就算有了网络,但器件封装格式都不一样,不同的软件无法识别。
) X0 q; `, }. F' m* G3 B ... 2 [' K* K1 S3 x5 J, K
谢谢您的给力回复哈~ [, C6 Y1 P6 N% k& ~ P% |
事实上 我这边有部分对应名称的库 因为都是标准的封装 自己做的不同命名的很少 也可以通过板子导出lib的方式获得已经经过验证的库2 _6 s0 U+ l$ h
我还是希望得到网表转换支持的方式 这样 allegro就可以支持altium的原理图设计了 在将为数不少的旧设计起死回生的工作量就会锐减 N, E; ^' P4 p8 }
另外 非常感谢skill区的wg2005大神 已经制作了一个将telesis格式网表转换为allegro识别格式的skill 可以省很多事儿 虽然是通过非正常途径下到的 但是还是很给力啊 1 z; |) h9 ~4 Y+ K. I/ M, d
链接如下
l* k5 W$ E& S; T7 Q* i1 q% dhttps://www.eda365.com/thread-30201-1-1.html |
|