FC+WB的设计，导入原理图后，芯片层怎么放

冰睡着的水

FC+WB的设计，导入原理图后，芯片层怎么放？
提前建好FC WB芯片的库文件  导入原理图后，怎么放置芯片。WB芯片层怎么放才能引出手指？
1 t3 D. c  s/ x- r1 Z! Z

雨宫莲

1. 导入网表2. 将所用器件放置在Layout中，此时默认是Flip Chip
3. 点击左上角Edit - Die Stack，弹出对话框
( V( V5 \4 l# b# |+ O) M4. 从“Die stack name”下拉列表选择想修改的器件，左下角的“RefDes”栏会显示器件的位号如“U1”

8 h' h5 v" B4 n. t5. 分别从“Attachment”和“Orientation”下拉列表选择“WIRE BOND”和“CHIP UP”，点击“Apply”
6. 此时修改后的器件从FC变为WB，焊盘所在层也变成DIE层而不是Top层
+ H3 Y2 a+ c& I+ K9 [2 ^（如果修改不了可能是当前叠层结构缺失了Die stack层或者器件含有Fixed属性）

tencome

冰睡着的水 发表于 2024-3-15 10:40
麻烦看下这样对吗？我拿的模板上都没有DEF Design这一行，这是我按照你说的加的，导进去芯片还是会自动跑 ...

+ G. N6 r- k  ]9 T最简单的做法：  这几个名称都改成 U5 应该就可以。

1 U- E  g" e& z0 D
' h7 V9 j+ s& x  M) Z/ C9 N>PCB Footprint = Name   = U5
. G/ j( _2 f; b) c" r, T. _8 g>Reference = RefDes = U5
0 B; L" k3 C) W& HDEF Design:  好像没限制， 也用U5最省事。   


   
+ K9 |' f; m0 {6 Z5 b




1 T1 o# J( v  v3 v

# L$ J, L8 ]4 X) A* Q5 [& @5 @% }

Sleep_xz

有截图吗？把有问题的地方截图

tencome

WB 芯片单独用 txt 格式导入， 再导入原理图就行。
& }! F1 l2 Y- F3 V9 }( T

冰睡着的水

tencome 发表于 2024-3-7 11:14
7 S4 J; t0 d/ {/ j9 mWB 芯片单独用 txt 格式导入， 再导入原理图就行。

( A: s! |5 L- e8 S' f/ C1 R6 E; \2 HWB用TXT导入后  为什么一导入原理图，之前导入的芯片就不见了？
+ B! N' k3 t$ _6 F/ E

tencome

冰睡着的水 发表于 2024-3-13 17:21
% s! O* o0 q; C- h6 _WB用TXT导入后  为什么一导入原理图，之前导入的芯片就不见了？

3 p9 r) ~& I& h' v, ytxt 里面的命名与原理图命名有差异。
  E) q  w# V8 S5 n, S& j3 k0 C8 W
txt 里面的
/ p5 X% X) f+ Z( FName:   xxx
$ R/ r7 F) x! n1 \* [2 Z2 v2 Q1 ]DEF Design:  xxx                                       
RefDes: xxx
, e3 I; U0 }/ ^, [! `4 q$ x) p

% d/ m# H9 a; @& d2 _) ~这几个命名 要与 原理图里面的  名称、footprint、 XXX (好久不用原理图，忘记了)      一 一对应才可以。

冰睡着的水

, W4 z; K0 h; y; Q" R+ x

tencome 发表于 2024-3-14 15:40
txt 里面的命名与原理图命名有差异。
: N- E, d) `/ q8 ?; @+ g3 L
: C( Q/ p  |) h' ]txt 里面的

! [. ]! U: Z; S% d3 b( a/ ?. x麻烦看下这样对吗？我拿的模板上都没有DEF Design这一行，这是我按照你说的加的，导进去芯片还是会自动跑到L1层，不在die层
$ A  v  n2 N+ N2 R7 H/ d

青藤门下一走狗

学习学习