本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › sigxplorer No dielectric layer in layer stack报错
返回列表 发新帖
查看: 558|回复: 0
打印 上一主题 下一主题

sigxplorer No dielectric layer in layer stack报错

[复制链接]
cplanxy

该用户从未签到
跳转到指定楼层
1#
 楼主| 发表于 2024-2-28 15:03 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
用cadence 16.6 打开PCB，然后probe用sigxplorer打开其中一个网络时报错，网上找了好久，没有找到问题怎么解决的。请问有碰到同样问题的朋友么
7 a- f+ ?/ W9 Q1 [* B7 P4 ^9 D; A+ I3 w

+ |2 j2 ~+ o  L9 v6 d  P. f) W
( u. `8 x  }0 K% Y- |: L1 N1 ^) A3 T( w2 F4 ^. S2 F0 C
6 t# ]& \8 h$ F$ [) K* K$ Q: g% u% K
1 `  \/ v# x3 k* t) y

, l$ N4 }* J$ h
& U5 w5 n& N" f5 f& o

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-12-12 07:05 , Processed in 0.171875 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表