找回密码
 注册
关于网站域名变更的通知
查看: 1274|回复: 6
打印 上一主题 下一主题

[Ansys仿真] 回损改善办法讨论

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-7-30 13:54 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
大家遇到板子上的走线回损比较大的,一般会有什么样的改善手法呢?. @' |  p3 i2 n- N; D, D& p
除了加地过孔,从而让信号找到最近的返回路径,还有什么办法?

该用户从未签到

2#
发表于 2012-7-30 16:50 | 只看该作者
走线多长?阻抗是否有不连续?

该用户从未签到

3#
 楼主| 发表于 2012-7-30 19:21 | 只看该作者
hongkaier 发表于 2012-7-30 16:50
; F9 P$ l0 ~; N; |3 j: |, m走线多长?阻抗是否有不连续?

/ F; L6 T! i5 S) V# B2 {+ R走线2000mil 起始端和终端都有via

该用户从未签到

4#
发表于 2012-8-1 11:19 | 只看该作者
我说一下我自己的看法,合理的叠层设计比较重要,另外线路损耗在高频阶段是填充介质起主要作用,可以考虑损耗角更低的材料。

该用户从未签到

5#
发表于 2012-8-1 11:39 | 只看该作者
crballack 发表于 2012-8-1 11:19 ; q$ Q8 s* V- n* ~* f: v7 V
我说一下我自己的看法,合理的叠层设计比较重要,另外线路损耗在高频阶段是填充介质起主要作用,可以考虑损 ...
2 u) `/ t% I4 {. K
恰恰相反,在插损满足要求的条件下,考虑损耗高的介质更易于回损的减小,而LZ问的明显是回损的减小措施。

该用户从未签到

6#
 楼主| 发表于 2012-8-1 12:52 | 只看该作者
yuxuan51 发表于 2012-8-1 11:39
7 S! V* ~1 j& G" R4 ^2 b* m: [- g恰恰相反,在插损满足要求的条件下,考虑损耗高的介质更易于回损的减小,而LZ问的明显是回损的减小措施。

, F2 o' l: r+ S4 F3 r  U- G  j我门现在使用的是介电常数为3.45的材料。1 y/ W3 I+ p! b6 z' ~9 N
问题是材料不能变,层叠不能变* j$ H, Y; j1 C+ I$ S0 d1 `
六层板如下:
) M" V! n7 @# q0 W

该用户从未签到

7#
发表于 2018-5-24 08:44 | 只看该作者
到底怎么减小  好像没有回答清楚啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-22 19:55 , Processed in 0.203125 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表