SIwave谐振分析

TZD123456789 · 发表于 2012-7-20 09:41

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 TZD123456789 于 2012-7-20 09:39 编辑

下面就我的主板（6层）谐振分析贴上图，高手指点下哦 figure2是设置参数（5种模式进行），figure3是谐振结果，选择L2和L5（都是地平面）compute.得到5种模式：figure4，在395MHZ左右谐振效果。图中有蓝色的尖峰很大，还有橙色的尖峰；figure5，在557MHZ左右谐振，有蓝色的突出；figure6，662MHZ，类似figure5，整板有一些蓝色突出；figure7，模式4=720MHZ下，整板有一个地方出现了橙色的突出；figure8,模式5=817MHZ，整板都没有特别的突出；

TZD123456789 · 发表于 2012-7-20 09:46

首先，对于figure4，我自己的理解是出现蓝色的地方，我放置的电容有101 104的电容。

yuxuan51 · 发表于 2012-7-20 14:02

本帖最后由 yuxuan51 于 2012-7-20 14:13 编辑

咋说了一半没有了

提些建议：
1.谐振点的计算好像最多可以写30个，写5个的话没法尽可能的表现出全部谐振点分部情况
2.谐振分析一般指的是VCC和GND平面的谐振分析，用来判断供电系统的性能好坏的指标之一
3.谐振分析一般分析紧挨着的VCC与GND平面，要是他们离的很远且中间还有走线层的话基本可以肯定供电系统在高频下性能不太好，要是他们之间还有其他平面层的话，那就可以不用做谐振分析了。

lhuijiang · 发表于 2012-7-21 12:59

good.

TZD123456789 · 发表于 2012-7-21 16:18

yuxuan51 发表于 2012-7-20 14:02 , p- ]! y! K, m) g p- m! J- ~
咋说了一半没有了9 \+ T9 ^5 t( Q8 a, H+ c- P

' {) F$ v+ r/ w1 e9 S: w% [' F提些建议：

恩多谢yuxuan51指导，是照着手册做，对于仿真出来的结果不大懂。按您的建议，我觉的不应该是L2和L5来找谐振。我的叠层设计如下：TOP---Signal;L2---Gnd(plane);L3---Signal;L4---VCC(mix plane);L5---GND;BOM---Signal;所以应该选L4和L5进行谐振分析吧

yuxuan51 · 发表于 2012-7-21 17:35

TZD123456789 发表于 2012-7-21 16:18 . l5 N- A5 w+ O7 f; P% R" _
恩多谢yuxuan51指导，是照着手册做，对于仿真出来的结果不大懂。按您的建议，我觉的不应该是L2和L5来找谐 ...

恩是的，找最合适的VCC与电源平面来做谐振分析，可以观察到在某些点有较大幅度的谐振，对于感兴趣的点可以加PORT来观察它的Z参数可以进行定量的分析，然后对照Z参数曲线上的谐振点来进行去耦电容的选择。

TZD123456789 · 发表于 2012-7-23 14:33

yuxuan51 发表于 2012-7-21 17:35 5 w) i2 x" s# z
恩是的，找最合适的VCC与电源平面来做谐振分析，可以观察到在某些点有较大幅度的谐振，对于感兴趣的点可以 ...

谢谢{:soso_e100:}

willyeing · 发表于 2012-7-24 11:29

TZD123456789 发表于 2012-7-21 16:18
+ y. F0 A, [) F2 m恩多谢yuxuan51指导，是照着手册做，对于仿真出来的结果不大懂。按您的建议，我觉的不应该是L2和L5来找谐 ...

叠层结构不对称呀！

TZD123456789 · 发表于 2012-7-24 15:47

willyeing 发表于 2012-7-24 11:29
5 F( D9 u: p9 g4 W" j& M% W叠层结构不对称呀！

为什么说是不对称的，我觉得应该是对称的，附图是我的叠层设计。

willyeing · 发表于 2012-7-25 09:46

TZD123456789 发表于 2012-7-24 15:47 $ N8 @5 C! i' T- f1 H* C7 P8 d
为什么说是不对称的，我觉得应该是对称的，附图是我的叠层设计。

PCB板要偶数层你应该知道是啥问题。所谓的对称是为了应力平衡，你的结构是T-G1-S1-P-G2-B,1跟6层都是信号层对称，2跟5层GND对称，3跟4，一个信号一个电源咋对称，如果信号多的话，这层上的铜部分就少，而电源层是大面积覆铜的，3跟4就会应力不平衡。你感觉我说的有道理不，欢迎拍砖。

TZD123456789 · 发表于 2012-7-25 11:00

willyeing 发表于 2012-7-25 09:46
1 }* o( j( v* o0 [) P7 ~PCB板要偶数层你应该知道是啥问题。所谓的对称是为了应力平衡，你的结构是T-G1-S1-P-G2-B,1跟6层都是信号 ...

恩谢谢willyeing，我觉得您的说法是正确的。不过对于六层板的设计信号必须要走3层的情况下，叠层也只能这样设计吧。同时为了考虑对称问题，我的做法是把第三层空的地方都铺层铜皮，以便做到尽可能的对称。附图是L3（Signal）和L4(power plane)的截图。

willyeing · 发表于 2012-7-25 12:03

TZD123456789 发表于 2012-7-25 11:00 / z* t. W/ p o- u2 h+ m
恩谢谢willyeing，我觉得您的说法是正确的。不过对于六层板的设计信号必须要走3层的情况下，叠层也只能这 ...

你还不如这样呢T-S1-G-P-S2-B或T-S1-P-G-S2-B,主信号层分别为S1和S2啦，相对第二种要比第一种好，知道为什么吗？自己先想想啦。内层信号一般不覆铜的，覆铜的话要注意每隔一定距离打地孔啊，这个距离怎么算你自己找一下啦，不行我再告诉你吧。

TZD123456789 · 发表于 2012-7-25 16:30

willyeing 发表于 2012-7-25 12:03 8 A3 ?, B- }, t- y' S& I7 h# p
你还不如这样呢T-S1-G-P-S2-B或T-S1-P-G-S2-B,主信号层分别为S1和S2啦，相对第二种要比第一种好，知道为什 ...

谢谢{:soso_e100:} ，个人认为你说的两种叠层会导致一个问题就是P,G之间的距离较远。在厚度为1.6mm的设计里面，芯层接近40mil，距离太大了吧。这个在电气上就会出现和四层板类似的问题，电容距离大，PDS不是很好。对于第一种和第二种比较来说，我怎么觉得是第一种更好呢，理由是元件面和地层更近些，回流路径更好；内层信号一般不覆铜的，这个还不是很懂滴。。。地不是越完整越好？！willyeing是否进行仿真过呀？我们公司现在都习惯性的铺铜，没有去深究过；还有对于打孔的话，也没有仿真过，通常打孔距离是1cm左右。我们可能做的板速度上还不是太高，所以没有碰过因为这而产生EMI问题。

TZD123456789 · 发表于 2012-7-25 17:00

willyeing 发表于 2012-7-25 12:03
7 m$ Y& u5 m* w- I5 Z+ g你还不如这样呢T-S1-G-P-S2-B或T-S1-P-G-S2-B,主信号层分别为S1和S2啦，相对第二种要比第一种好，知道为什 ...

对了，还有就是“T-S1-G-P-S2-B或T-S1-P-G-S2-B,主信号层分别为S1和S2”这样设计，S1和S2必然有一个要参考电源层。而电源层显然无法保证一个是完整的，必然是要分割的。这样信号参考的平面非完整的电源平面，回流路径会很差，对于高速的信号设计这一规则不是难以满足了吗{:soso_e100:}

willyeing · 发表于 2012-7-26 16:43

TZD123456789 发表于 2012-7-25 16:30
) x7 D( r* P) Q0 f5 L谢谢，个人认为你说的两种叠层会导致一个问题就是P,G之间的距离较远。在厚度为1.6mm的设计 ...

高速信号到一定速度就要考虑过孔的stub，显然第二种信号从T到S2换层的话,优于第一种，如果你的高速信号能不在S2层都能布完的话，我的推荐是合理的。

帐号		自动登录	找回密码
密码			注册

[Ansys仿真] SIwave谐振分析

EDA365欢迎您登录！

点评

评分

浏览过的版块

推荐内容 /1