PDN仿真Z阻抗提取时对于BUCK电路VRM应如何选取位置

yzzsjc088

6 P& w8 b: ~; [+ F; r4 i请教论坛大神，PDN仿真时，对于BUCK电路，VRM选取位置点如何选择。
$ D. S6 ?2 D* f如下图所示，电容C1/C2/C3靠近BUCK电源芯片端，C4/C5/C6/C7靠近用电IC芯片端。
$ t0 u7 q2 K7 A" X+ [（1）手动建立VRM port端口是选取电感L的焊盘一端，还是选择C1/C/2/C3电容，且是应该选离buck芯片距离近的电容还是远的电容？
# G4 s; T9 o+ ^$ x（2）我在提取1MHz-100MHz区间端的Z阻抗后，再用siwave PDN进行电容优化建议，给出的方案是靠近BUCK端的C1/C2/C3空贴，个人猜测是C1/C2/C3距离用电IC芯片较远，无法覆盖1MHz-100MHz的阻抗，对于1MHz-100MHz区间端的Z阻抗没有影响，所以给出空贴建议，但是C1/C2/C3作为BUCK电路滤波的一部分，按道理不应该全部空贴。是不是对于1MHz-100MHz做电容优化时就不应该勾选C1/C2/C3，应该只勾选C4/C5/C6/C7呢？

taoyulon

在BUCK电路中，VRM通常位于电源网络的前端，为负载提供稳定的电压。VRM的位置选择需要考虑多个因素，包括电源网络的拓扑结构、负载的特性以及系统性能的要求。

" \! L4 J; \3 ], N9 W电源网络拓扑结构：在电源网络中，不同的拓扑结构对VRM的位置选择有不同的要求。例如，在多级电源网络中，VRM可能位于靠近负载的一级或中间级。
负载特性：负载的特性也会影响VRM的位置选择。对于具有较大电流变化的负载，将VRM靠近负载可以减小电流变化对电源网络的影响。

mggimg

电源反馈的点在哪里连的，就在哪里下VRM

hq920071969

不贴的不勾，贴的要全勾上