|
|
严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR，部分初学者也常看到DDR SDRAM，就认为是SDRAM。DDR SDRAM是Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造普通SDRAM的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。 # r$ g q/ F- I; ~/ P6 z
0 c. o r% K6 K: n- D
SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而DDR内存则是一个时钟周期内传输两次次数据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双倍速率同步动态随机存储器。DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。 ( ]6 K3 d8 n. J: ~- Z* t
8 t/ V' H: i+ T
与SDRAM相比：DDR运用了更先进的同步电路，使指定地址、数据的输送和输出主要步骤既独立执行，又保持与CPU完全同步；DDR使用了DLL(Delay Locked Loop，延时锁定回路提供一个数据滤波信号)技术，当数据有效时，存储控制器可使用这个数据滤波信号来精确定位数据，每16次输出一次，并重新同步来自不同存储器模块的数据。DDR本质上不需要提高时钟频率就能加倍提高SDRAM的速度，它允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRA的两倍。
' {/ U) \0 X7 W& V5 \7 _6 O( L" `
* ?9 ^- W" w0 D/ V0 O$ M# T! iDDR2的定义： ! P& |% X. b/ B# B$ Q
9 g7 s+ }1 z4 x) {* Y* }DDR2（Double Data Rate 2） SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力（即：4bit数据读预取）。换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。 $ n$ q9 `5 h( t! T; Z9 ]
% V3 s! e- x* vDDR3
/ x' A% Y7 ~% R9 _$ m' ^1 K1 e; e! g5 p9 ^& e B
0 x$ u, ?% `/ v" H3 }1．8bit预取设计，而DDR2为4bit预取，这样DRAM内核的频率只有接口频率的1/8，DDR3-800的核心工作频率只有100MHz。
$ ~$ i8 F D, x1 u% S3 V: a9 E1 _" {% `% _7 C/ }
2．采用点对点的拓朴架构，以减轻地址/命令与控制总线的负担。 ' m6 r& D) M0 M5 ?4 W
3 U* D/ A3 i7 c7 O; v# n/ d
3．采用100nm以下的生产工艺，将工作电压从1.8V降至1.5V，增加异步重置（Reset）与ZQ校准功能。
# x1 L! t( l' D) U3 P3 x& u* F& r5 D7 N. R
1 g- a; u1 G& B) X3 v4 [7 [1 h
二、DDR3与DDR2几个主要的不同之处 ：
6 D0 _5 a# E3 W' V% H3 S( Q! y. E
1.突发长度（Burst Length，BL） 7 C" o4 K( | l7 y) C5 _+ I
# a( ?. \! _9 L0 v! J( {
由于DDR3的预取为8bit，所以突发传输周期（Burst Length，BL）也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是常用的，DDR3为此增加了一个4bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。
. V4 i% A5 @5 K5 `. |/ B! ^9 _
, P7 Y5 ?/ u, I$ y0 W( \9 H+ i2.寻址时序（Timing）
2 p1 v' D% h5 \: ?5 H3 V
# x; m1 Z3 }4 \就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2～5之间，而DDR3则在5～11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0～4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。
) `6 a4 f, y, U7 J6 w) C
, { x5 M$ ?$ l1 \3.DDR3新增的重置（Reset）功能 2 g9 ?7 C6 j: ~6 m
7 z! G$ K' Z) o/ |# ^
重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界很早以前就要求增加这一功能，如今终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有操作，并切换至最少量活动状态，以节约电力。 & f! J: _6 @ [1 K5 N2 p N% t
8 m* r1 l* |5 K0 a) S
在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。
- D& E5 {- u9 [( x" Y; _3 `( o& ~" r8 X$ ]4 _
4.DDR3新增ZQ校准功能
" s X; C9 U3 g' o; Y& b8 i9 ~
- f& _/ D2 W8 ], rZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（On-Die Calibration Engine，ODCE）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。 " W4 o* k2 ?0 p- X
5 A. Z7 D9 H% Z( S+ A4 t
4 A0 N* t( z6 J( t9 w5.参考电压分成两个
7 r* \/ ?( I: F. X& Q [
2 e3 y: w p4 Q/ w在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级。 0 H0 i+ w! Z+ J. Y
. a; ~9 I& }8 X2 J) i* s# L* y1 a8 v6.点对点连接（Point-to-Point，P2P） & a* b( ^% m. C1 h: d
' [) [7 Y0 B e9 _/ r
这是为了提高系统性能而进行的重要改动，也是DDR3与DDR2的一个关键区别。在DDR3系统中，一个内存控制器只与一个内存通道打交道，而且这个内存通道只能有一个插槽，因此，内存控制器与DDR3内存模组之间是点对点（P2P）的关系（单物理Bank的模组），或者是点对双点（Point-to-two-Point，P22P）的关系（双物理Bank的模组），从而大大地减轻了地址/命令/控制与数据总线的负载。而在内存模组方面，与DDR2的类别相类似，也有标准DIMM（台式PC）、SO-DIMM/Micro-DIMM（笔记本电脑）、FB-DIMM2（服务器）之分，其中第二代FB-DIMM将采用规格更高的AMB2（高级内存缓冲器）。
# E, ]' F/ g# _- Y O3 Y4 \) J$ [3 {, |) O6 t/ o; r$ g1 Y( Q
面向64位构架的DDR3显然在频率和速度上拥有更多的优势，此外，由于DDR3所采用的根据温度自动自刷新、局部自刷新等其它一些功能，在功耗方面DDR3也要出色得多，因此，它可能首先受到移动设备的欢迎，就像最先迎接DDR2内存的不是台式机而是服务器一样。在CPU外频提升最迅速的PC台式机领域，DDR3未来也是一片光明。目前Intel预计在明年第二季所推出的新芯片-熊湖(Bear Lake)，其将支持DDR3规格，而AMD也预计同时在K9平台上支持DDR2及DDR3两种规格。 |
评分
-
查看全部评分
|
/1 
发表于 2012-7-11 10:28
收藏
淘帖
支持！
反对！
楼主