|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
. @' |; y+ O- C7 D6 Q- p/ y* b' \
数字电路与仿真电路的潜在矛盾 ' z3 T( D; Z# l" U3 L: d6 A
如果仿真电路(射频)和数字电路(微控制器)单独工作可能各自工作良好，但是一旦将两者放在同一块电路板上，使用同一个电源供电一起工作，整个系统很可能就会不稳定。这主要是因为数字信号频繁的在地和正电源(大小3V)之间摆动，而且周期特别短，常常是ns级的。由于较大的振幅和较小的切换时间，使得这些数字信号包含大量的且独立于切换频率的高频成分。而在仿真部分，从天线调谐回路传到无线设备接收部分的信号一般小于1μV。因此数字信号与射频信号之间的差别将达到10-6(120dB)。显然，如果数字信号与射频信号不能很好的分离，微弱的射频信号可能遭到破坏，这样一来，无线设备工作性能就会恶化，甚至完全不能工作。 B" p$ | c2 |# T, L' i
: e& A+ B2 Z& k1 O
RF电路和数字电路做在同块PCB上的常见问题 % @- p" B# `. E: ~' j
2 s! s1 e" k% K; n) _
不能充分的隔离敏感线路和噪音信号线是常常出现的问题。如上所述，数字信号具有高的振幅并包含大量高频谐波。如果PCB板上的数字信号布线邻近敏感的仿真信号，高频谐波可能会耦合过去。RF组件的最敏感节点通常为相锁回路(PLL)的环路滤波电路，外接的压控振荡器(VCO)电感，晶振基准信号和天线端子，电路的这些部分应该特别仔细处理。7 l5 q- s2 W; q
供电电源噪音 / H# ^! A2 v* s
由于输入/输出信号有几V的振幅，数字电路对于电源噪音(小于50mV)一般可以接受。而仿真电路对于电源噪音却相当敏感，尤其是对突波电压和其它高频谐波。因此，在包含RF(或其它仿真)电路的PCB板上的电源线布线必须比在普通数字电路板上布线更加仔细，应避免采用自动布线。同时也应注意到，微控制器(或其它数字电路)会在每个内部频率周期内短时间突然吸入大部分电流，这是由于现代微控制器都采用CMOS技术设计。因此，假设一个微控制器以1MHz的内部频率频率运行，它将以此频率从电源提取脉冲电流，如果不采取合适的电源去耦，必将引起电源在线的电压突波。如果这些电压突波到达到电路RF部分的电源引脚，严重的可能导致工作失效，因此必须保证将仿真电源线与数字电路区域隔开。
+ |5 ?2 E- K# z" T- L$ _! @4 Z不合理的地线
, Q+ N5 v$ m/ v; i( _2 y RF电路板应该总是布有与电源负极相连的地线层，如果处理不当，可能产生一些奇怪的现象。对于一个数字电路设计者来说这也许难于理解，因为即使没有地线层，大多数数字电路功能也表现良好。而在RF频段，即使一根很短的线也会如电感一样作用。粗略计算，每mm长度的电感量约为1nH，434MHz时10mmPCB线路的感抗约为27Ω。如果不采用地线层，大多数地线将会较长，电路将无法保证设计特性。
. q* \ }3 P# A" q, }& u天线对其他仿真部分的辐射
6 o# S/ g! q3 U3 H% \( G 在包含射频和其它部分的电路中，这一点经常被忽略。除了RF部分，板上通常还有其它仿真电路。例如，许多微控制器内置模数转换器(ADC)用于测量仿真输入以及电池电压或其它参数。如果射频发送器的天线位于此PCB附近(或就在此PCB上)，发出的高频信号可能会到达ADC的模拟输入端。不要忘记任何电路线路都可能如天线一样发出或接收RF信号。如果ADC输入端处理不合理，RF信号可能在ADC输入的ESD二极管内自激，从而引起ADC的偏差。0 c! b; r4 n" o' ^
7 a6 e% h. [# C; v J L2 h
RF电路和数字电路做在同块PCB上的解决方案
9 ~7 x$ C9 p8 h+ @( }" q( G4 K4 w
; u6 y0 n$ I% I# d* ^9 a8 ~( \' a 以下给出在大多数RF应用中的一些通用设计和布线策略。然而，遵循实际应用中RF组件的布线建议更为重要。
9 O! g4 Z! d3 Y: S3 P! s+ B3 Y) P一个可靠的地线层面
# d0 ]3 w* t) w7 Q( o; ^7 }0 F3 | 当设计有RF组件的PCB时，应该总是采用一个可靠的地线层。其目的是在电路中建立一个有效的0V电位点，使所有的组件容易去耦。供电电源的0V端子应直接连接在此地线层。由于地线层的低阻抗，已被去耦的两个节点间将不会产生信号耦合。对于板上多个信号幅值可能相差120dB，这一点非常重要。在表面贴装的PCB上，所有信号布线在组件安装面的同一面，地线层则在其反面。理想的地线层应覆盖整个PCB(除了天线PCB下方)。如果采用两层以上的PCB，地线层应放置在邻近信号层的层上(如组件面的下一层)。另一个好方法是将信号布线层的空余部分也用地线平面填充，这些地线平面必须通过多个过孔与主地线层面连接。需要注意的是：由于接地点的存在会引起旁边的电感特性改变，因此选择电感值和布置电感是必须仔细考虑的。7 r6 B5 k, N/ y
缩短与地线层的连接距离 & z. X2 ^6 R! f7 x: d* `5 m9 B
所有对地线层的连接必须尽量短，接地过孔应放置在(或非常接近)组件的焊盘处。决不要让两个地信号共享一个接地过孔，这可能导致由于过孔连接阻抗在两个焊盘之间产生串扰。
0 i2 z: S* f! b. y1 uRF去耦
+ E# \7 x' o9 v ~ 去耦电容应该放置在尽可能靠近引脚的位置，每个需要去耦的引脚处都应采用电容去耦。采用高质量的陶瓷电容，介电类型最好是〝NP0〞，〝X7R〞在大多数应用中也能较好工作。理想的选择电容值应使其串联谐振等于信号频率。例如434MHz时，SMD贴装的100pF电容将良好工作，此频率时，电容的容抗约为4Ω，过孔的感抗也在同样范围。串联的电容和过孔对于信号频率形成一个陷波滤波器，使之能有效的去耦。868MHz时，33pF电容是一个理想的选择。除了RF去耦的小值电容，一个大值电容也应放置在电源线路上去耦低频，可选择一个2.2μF陶瓷或10μF的钽质电容。
4 v& k7 H( Z* j! \" x+ e# I6 {电源的星形布线 + E1 ]- A7 t3 R! e5 L
星形布线是仿真电路设计中众所周知的技巧(如图1所示)。星形布线－电路板上各模块具有各自的来自公共供电电源点的电源线路。在这种情况下，星形布线意味着电路的数字部分和RF部分应有各自的电源线路，这些电源线应在靠近IC处分别去耦。这是一个隔开来自数字部分和来自RF部分电源噪音的有效方法。如果将有严重噪音的模块置于同一电路板上，可以将电感(磁珠)或小阻值电阻(10Ω)串联在电源线和模块之间，并且必须采用至少10μF的钽质电容作这些模块的电源去耦。这样的模块如RS-232驱动器或开关电源稳压器。0 E/ f6 t( u. e# H; K% R! j
; g, c0 l! Y8 X. C! z
合理安排PCB布局 5 n1 e; s" G6 m- e$ V
" b+ L2 x6 \* J; q% w 为减小来自噪音模块及外围仿真部分的干扰，各电路模块在板上的布局是重要的。应总是将敏感的模块(RF部分和天线)远离噪音模块(微控制器和RS-232驱动器)以避免干扰。) l8 ~5 r, ]% H7 C1 T& L
屏蔽RF信号对其他仿真部分的影响
! Z; n2 i8 A) ? i# z 如上所述，RF信号在发送时会对其他敏感仿真电路模块如ADC造成干扰。大多数问题发生在较低的工作频段(如27MHz)以及高的功率输出水平。用RF去耦电容(100pF)连接到地来去耦敏感点是一个好的设计习惯。
; p5 C l2 m& r" R% v在板环形天线的特别考虑
" L% o8 t1 b$ d( o* S8 q 天线可以整体做在PCB上，对比传统的鞭状天线，不仅节省空间和生产成本，机构上也更稳固可靠。惯例中，环形天线(Loop Antenna)设计应用于相对较窄的带宽，这有助于抑制不需要的强信号以免干扰接收器。应注意到环形天线(正如所有其它天线)可能收到由附近噪音信号线路容性耦合的噪音。它会干扰接收器，也可能影响发送器的调制。因此在天线附近一定不要布数字信号线路，并建议在天线周围保持自由空间。接近天线的任何物体都将构成调谐网络的一部分，而导致天线调谐偏离预想的频点，使收发辐射范围(距离)减小。对于所有的各类天线必须注意这一事实，电路板的外壳(外围包装)也可能影响天线调谐。同时应注意去除天线面积处的地线层面，否则天线不能有效工作。, n4 ]1 y+ }. [8 l
电路板的连接$ i" [( T" l9 ~6 W; V. u0 h
如果用电缆将RF电路板连接到外部数字电路，应使用双胶线缆。每一根信号线必须和GND线双芯绞在一起(DIN/GND，DOUT/GND，CS/GND，PWR_UP/GND)。切记将RF电路板和数字应用电路板用双芯绞线缆的GND线连接起来，线缆长度应尽量短。给RF电路板供电的线路也必须与GND双芯绞(VDD/GND)。
) [( Q2 K% h8 c2 P% c! o ) `. |% v6 O( I# U
结论 5 r- R) Q+ ?" ~# R
迅速发展的射频集成电路为从事无线数字音频、视频数据传输系统，无线遥控、遥测系统，无线数据搜集系统，无线网络以及无线安全防范系统等设计的工程技术人员解决无线应用的瓶颈提供了最大的可能。同时，射频电路的设计又要求设计者具有一定的实践经验和工程设计能力。本文是笔者在实际开发中总结的经验，希望可以帮助众多射频集成电路开发者缩短开发周期，避免走不必要的弯路，节省人力和财力。
/ \$ T# ?' y* Y% c9 ]4 K/ P& G0 i2 x' T5 }6 P- x) y4 P+ [' X# p
|
|
/1 
发表于 2012-7-10 22:37
收藏
淘帖
支持！
反对！
发表于 2012-8-15 15:17