找回密码
 注册
关于网站域名变更的通知
查看: 550|回复: 3
打印 上一主题 下一主题

[EMC小知识] 浪涌防护器件要选对,布局布线更重要!

[复制链接]
  • TA的每日心情
    开心
    2023-8-15 15:16
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
     楼主| 发表于 2023-11-20 10:59 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    本帖最后由 Heaven_1 于 2023-11-20 14:01 编辑
    $ s/ k- B0 {% I: e( G, E0 L6 P0 E2 Y8 Q: n- l$ w7 m9 L- _
    浪涌测试,作为最常见的EMC抗干扰测试项目之一,基本上是家用消费电子必测的项目;其测试目的是为了验证产品在承受外部的浪涌冲击时能否正常工作。
    + V0 P5 K! z8 O" Q
    一、比创达整改案例
    1) 背景:
    某智能插座产品在浪涌测试,需要过2kV差模浪涌测试;在实际测试时1kV注入无异常,1.5kV注入出现异常,EUT内部有器件烧毁。
    2) 定位分析:
    拆机分析,发现有颗芯片烧毁;进一步观察,发现其浪涌防护器件使用的是压敏电阻,看尺寸属于7D器件。与客户确认,是一颗7D511K压敏;其防护电路也如图3所示,防浪涌就是靠这颗压敏器件;查询其规格书,如图4发现其通流是1200A @ 8/20μs;但这个1200A是单次冲击时的标称通流,而压敏电阻的通流在连续多次冲击测试后通流会明显下降,我司的压敏规格书里就会区分1次和10次冲击测试的通流(一般受10次冲击后的通流会较1次冲击的通流弱化一半左右),如图5所示:
    $ K+ I7 R5 z/ G# N- k8 \
    图4 客户用压敏器件规格参数(HEL-7D511K)

    ) v/ @# `! N: C6 `7 N
    图5 比创达7D561K压敏器件
    规格参数(BTRMS07D561KF5150A07BF)
    也就是说,选择压敏器件时要考虑其10次冲击后的通流能力,也即2kV浪涌至少需要选择10次冲击后通流1000A(根据差模浪涌的CDN阻抗为2Ω推算),1次冲击2000A的器件;所以客户选用的7D511K压敏是不满足通流的。
    另外,咨询客户后得知,被炸毁的芯片的耐冲击电压在800V左右,所以根据图4中蓝框内标称的7D511K器件的钳位电压值,经此器件泄放保护的后级残压是大于800V的,这也是后端芯片被炸毁的可能原因之一,芯片不炸毁的话,压敏也可能炸掉。
    3) 整改验证:
    根据上面的分析,结合通流及芯片耐压考虑,我们选用了一颗14D471K器件(BTRMS14D471KF7150A14BF),其规格参数如图6所示:
    5 p* T- _( b9 m8 s1 P! ?
    图6 比创达14D471K压敏器件规格参数(BTRMH14D471KF7150A14BF)
    从其规格参数中看出,其通流至少能达到3000A,即理论上能扛住6kV的浪涌电压测试,同时其钳位电压也小于800V,理应能将浪涌冲击电压钳位在较低水平,起到保护芯片的作用。
    但是,换上更大通流的压敏后,实际测试时,1.5kV没问题,但2kV仍无法通过,在进行到第7次注入时,仍发生失效,芯片还是烧了…
    这就很奇怪了,根据经验,问题可能出在产品PCB的布局布线上;因这类电源产品出于成本考虑,一般都是用两层板,且因产品应用场景,所以产品布局很紧凑,从实物上不好直接看其布线。与客户沟通,获得其PCB layout后,就发现:压敏的地线设计得似乎不大好,如图7,其中粉红色布线是板子上的地线,红色虚线框是压敏放置的初始位置,黄虚线是压敏泄放电流的路径,其中①②两处的走线比较细,①处线宽是1mm,②处应该在0.5mm左右;整个浪涌电流的泄放路径很长,而且部分区域线径还很窄;这就导致了泄放可能不及时,或是泄放不顺畅,种种因素叠加就可能导致了用了合适的器件,也没法起到合适的效果,后端器件依然没法得到有效保护。
    4 P1 T5 L9 s' h) `0 \& P6 M
    图7 测试样品PCB布局布线
    所以,发现问题的根因,接下来就好办了。因为不好改板,现场采用最简单粗暴的做法:改变浪涌电流的泄放路径,把压敏的地脚直接接在图中器件左侧的地上,不仅路径缩短,相应的线径也都够宽;如图中的橘黄虚框标注的就是优化后的压敏器件连接方式。
    最终,仅仅是改了下压敏地pin的连接点(当然,也要用14D471K的器件),重复测试2kV浪涌注入、正负各20次没问题!
    二、小结
    1) 浪涌防护设计选用压敏做防护器件时,要关注该器件受多次冲击后的通流,而不只是单次冲击的通流;
    2) PCB布局布线设计时要考虑浪涌泄放路径的顺畅与否,路径要尽量短、就近泄放,同时布线线宽要足够满足通流需求;
    3) 线宽与冲击电流的关系,可参考:考虑30%~40%的降额设计,表层1OZ厚的铜,通流为1kA,则其线宽至少要设计为1.4mm;若走线在内层,相应的线宽还要增加1倍,或者将铜厚增加1倍。
    # a4 W" d. K7 r# n
    1 d$ V3 S* _- Y
    + H6 U& |+ {% E8 J
  • TA的每日心情
    开心
    2023-6-1 15:13
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2023-11-20 14:02 | 只看该作者
    器件选型和在PCB中的布局都很重要

    该用户从未签到

    3#
    发表于 2023-12-5 14:32 | 只看该作者
    PCB设计中如何解决高速布线与EMI的冲突?

    该用户从未签到

    4#
    发表于 2023-12-11 00:16 | 只看该作者
    我做了个TFT LCD的显示屏,别人在做EMC测试时,干扰信号通过空间传导过来,导致屏幕显示的图象会晃动,幅度挺大的。谁能指点下,要怎么处理!是在几股信号线上加干扰脉冲群,具体是叫什么名字我也不太清楚,干扰信号通过信号线辐射出来的。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-11 00:13 , Processed in 0.078125 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表