EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Heaven_1 于 2023-11-2 15:38 编辑 2 { i4 w0 t, m9 M. V
3 T1 [, R9 O8 `& g8 ?0 z8 @4 p+ TESD静电整改有什么基本思路？相信不少人是有疑问的，今天深圳市比创达电子科技有限公司就跟大家解答一下！ 如果把静电看成一场突如其来的洪水，那么ESD静电整改的基本思路可以概括为三字“堵”、“防”、“疏”。 1 y, f% L8 d; e$ r
一、“堵” 顾名思义就是把ESD堵在产品的外面，使其无法进入到产品的PCB上，比如将金属外壳的地和PCB的地是完全隔开的，但是有的时候会受到板子的限制，金属外壳的地和PCB的地隔开的距离不是很远，又因为ESD的耦合能力很强。 此时，如果让金属外壳的地直接与PCB板之间的地直接隔开，很容易造成二次放电。所以这时可以用阻值大的磁珠进行串联隔离； 二、“防” 就是指使用ESD静电管进行防护，我们需要先了解ESD干扰的途径，如果ESD是从端口进来的，靠近端口的敏感信号(比如：USB端口的D+和D-)上要加静电管;如果干扰到芯片，那就需要在靠近芯片的引脚上加一个静电管，避免ESD从后端耦合到芯片中，从而造成静电管的失效。 另外，还值得一提的是静电管提供了一个泄放路径，不能吸收消化掉ESD，所以我们需要确保泄放路径上没有其他敏感信号线； 三、“疏” 的最终目的是改变ESD的电流回路路径，减小回路面积。这一般就要使PCB板上的地铺完整，过孔要多，保持地阻抗的一致性。
( d) t. T0 ]/ t6 A0 O
# S# _- e6 F% w+ Q8 m# d, U7 J2 w | 
/1 
楼主
收藏
淘帖
支持！
反对！
发表于 2023-11-2 15:38
