10G差分线的布线长度

七彩雨

从FPGA到光模块的10G差分线，长度控制在多少比较合适呢？或者是说信号传播时延最多不能超过多少？板材选用的是高TG板材TU-872 SLK，介电常数为3.5，经计算在这种板材的中的信号速度为158ps/inch。

EagleJi

长度不是固定的。首先你要明确这个信号的插损是多少。然后根据目前的材料仿真看一下，多少线长能保证这个指标。如果机构设计不能保证这个线长，那你们得换材料。因为线长这个因素是由机构的定位决定了你的实际长度是多少的。

dzkcool

高速信号的PCB设计主要考虑链路的阻抗、损耗，长度尽量短，从经验上来看，TU-872 SLK可以满足板级10G速率的信号设计

wangmengsu915

参考IEEE 802.3协议规范中对插损的要求；根据单板的布局，大概能知道FPGA到光模块的最大走线长度；插损约束要求有了，就能确定什么板材合适；

七彩雨

wangmengsu915 发表于 2023-11-2 09:43
! p% i& A6 c! q! i参考IEEE 802.3协议规范中对插损的要求；根据单板的布局，大概能知道FPGA到光模块的最大走线长度；插损约束 ...

1 a9 ?( L2 ~& N% D* V. n& @9 |知道插损值，如何估算走线长度和板材呢？如果不做仿真的话

wangmengsu915

七彩雨 发表于 2024-1-3 17:22
, X# _7 H# a+ t- y知道插损值，如何估算走线长度和板材呢？如果不做仿真的话

4 V1 u. M3 r2 Z那至少得知道：每种板材对应的走线单位插损值(db/inch) ，比如：FR4大概 1dB/inch@5.15625GHz  
! p+ {, h, }2 X0 J

七彩雨

& }2 H" q% K! D. X5 U& O0 M" h: o

wangmengsu915 发表于 2024-1-4 14:50
2 ~8 f4 t$ V) k0 p7 b2 m: ^那至少得知道：每种板材对应的走线单位插损值(db/inch) ，比如：FR4大概 1dB/inch@5.15625GHz

板材损耗因子为0.008（10GHZ情况下），可以算出来插损是多少dB/inch吗？

七彩雨

6 Q0 U4 @9 h, `& T1 v+ c

七彩雨 发表于 2024-1-4 15:18
; M% s: A: z% ?! S( r板材损耗因子为0.008（10GHZ情况下），可以算出来插损是多少dB/inch吗？

查了资料，说是损耗主要由导线损耗和介质损耗引起，分别有个计算公式

8 H9 X$ Q7 l4 t) n) h$ z( N

七彩雨

; B2 f8 C4 N, V8 s+ Y5 K4 R

wangmengsu915 发表于 2024-1-4 14:50
那至少得知道：每种板材对应的走线单位插损值(db/inch) ，比如：FR4大概 1dB/inch@5.15625GHz

: s1 ?9 _" G; i+ o3 c; j走线长度为6.845inch，阻抗为100，线宽4.1mil，所用板材（TU872）介电系数为3.5，损耗因子为0.008,信号频率10G
* Q9 r! A/ y; ^& X& {7 O根据相关公式估算了一下：
" T, l& b2 |2 e, G+ T$ k导线引起的总衰减为：6.845*36/（4.1*100）*3.162=1.899dB
介质引起的总衰减为：6.845*2.3*10*0.008*1.87=2.356dB
, P$ F* \. _8 w( [共4.255dB
要求信号线插损为：-8dB
故走线长度和所用板材满足要求。
不知我这样分析对不对？请指教
% @  Z/ t# p# m

wangmengsu915

七彩雨 发表于 2024-1-5 09:34
走线长度为6.845inch，阻抗为100，线宽4.1mil，所用板材（TU872）介电系数为3.5，损耗因子为0.008,信号频 ...

' N7 q, `6 f# n- E& [, K. s1 ?能仿为啥要计算呢

七彩雨

wangmengsu915 发表于 2024-1-6 10:10
能仿为啥要计算呢

. s" _: Z: E: X# h不会仿啊

cailiu

长度不是固定的。首先你要明确这个信号的插损是多少。然后根据目前的材料仿真看一下，多少线长能保证这个指标。如果机构设计不能保证这个线长，那你们得换材料。因为线长这个因素是由机构的定位决定了你的实际长度是多少的。