10G差分线的布线长度

七彩雨

从FPGA到光模块的10G差分线，长度控制在多少比较合适呢？或者是说信号传播时延最多不能超过多少？板材选用的是高TG板材TU-872 SLK，介电常数为3.5，经计算在这种板材的中的信号速度为158ps/inch。

EagleJi

长度不是固定的。首先你要明确这个信号的插损是多少。然后根据目前的材料仿真看一下，多少线长能保证这个指标。如果机构设计不能保证这个线长，那你们得换材料。因为线长这个因素是由机构的定位决定了你的实际长度是多少的。

dzkcool

高速信号的PCB设计主要考虑链路的阻抗、损耗，长度尽量短，从经验上来看，TU-872 SLK可以满足板级10G速率的信号设计

wangmengsu915

参考IEEE 802.3协议规范中对插损的要求；根据单板的布局，大概能知道FPGA到光模块的最大走线长度；插损约束要求有了，就能确定什么板材合适；

七彩雨

wangmengsu915 发表于 2023-11-2 09:43
参考IEEE 802.3协议规范中对插损的要求；根据单板的布局，大概能知道FPGA到光模块的最大走线长度；插损约束 ...

知道插损值，如何估算走线长度和板材呢？如果不做仿真的话
2 Y  ~! y( ], ~, K( ~+ [+ n

wangmengsu915

七彩雨 发表于 2024-1-3 17:22
  T6 g# K8 f0 U& B5 M知道插损值，如何估算走线长度和板材呢？如果不做仿真的话

4 H. n5 k. U; J9 `- F5 r& ~% R# k那至少得知道：每种板材对应的走线单位插损值(db/inch) ，比如：FR4大概 1dB/inch@5.15625GHz  
; f5 _, \1 {  _

七彩雨

- H: E0 ?! y7 d" q, c: Q7 h1 W+ r

wangmengsu915 发表于 2024-1-4 14:50
5 e  A" v2 x* y* f那至少得知道：每种板材对应的走线单位插损值(db/inch) ，比如：FR4大概 1dB/inch@5.15625GHz

板材损耗因子为0.008（10GHZ情况下），可以算出来插损是多少dB/inch吗？

七彩雨

4 t+ a4 }+ B7 O( @

七彩雨 发表于 2024-1-4 15:18
板材损耗因子为0.008（10GHZ情况下），可以算出来插损是多少dB/inch吗？

查了资料，说是损耗主要由导线损耗和介质损耗引起，分别有个计算公式

七彩雨

; ]& {9 f9 J! _) y' X; i5 W

wangmengsu915 发表于 2024-1-4 14:50
7 X: x! K& |; J% ?5 f那至少得知道：每种板材对应的走线单位插损值(db/inch) ，比如：FR4大概 1dB/inch@5.15625GHz

+ P, E8 x; D9 B+ s% E1 H- G4 Y走线长度为6.845inch，阻抗为100，线宽4.1mil，所用板材（TU872）介电系数为3.5，损耗因子为0.008,信号频率10G
根据相关公式估算了一下：
导线引起的总衰减为：6.845*36/（4.1*100）*3.162=1.899dB
6 s$ P$ K- d) ]) U# C0 \2 Q介质引起的总衰减为：6.845*2.3*10*0.008*1.87=2.356dB
% f2 y% \5 @! E: r# V共4.255dB
+ A# f9 X# v+ a: r4 }& U要求信号线插损为：-8dB
& b+ \1 Q, x7 u/ {- C6 k故走线长度和所用板材满足要求。
不知我这样分析对不对？请指教

wangmengsu915

七彩雨 发表于 2024-1-5 09:34
& U- @; z) j' p. X% {# s/ l- }; P走线长度为6.845inch，阻抗为100，线宽4.1mil，所用板材（TU872）介电系数为3.5，损耗因子为0.008,信号频 ...

0 B  q5 f$ w; q$ k$ z能仿为啥要计算呢
' B6 _5 b# q& `$ U& {  x2 W

七彩雨

wangmengsu915 发表于 2024-1-6 10:10
' s  [- B$ X0 _5 y2 ^能仿为啥要计算呢

不会仿啊
9 x2 W! M3 y- |3 M

cailiu

长度不是固定的。首先你要明确这个信号的插损是多少。然后根据目前的材料仿真看一下，多少线长能保证这个指标。如果机构设计不能保证这个线长，那你们得换材料。因为线长这个因素是由机构的定位决定了你的实际长度是多少的。