找回密码
 注册
关于网站域名变更的通知
查看: 966|回复: 1
打印 上一主题 下一主题

pads2005 Dxdesgner 与Xilinx 分配配置管脚的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-6-7 23:16 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
使用pads2005 Dxdesigner 设计原理图,遇到一个问题。在使用xilinx 编译之后的.pad 管脚文件做模块划分时遇到划分出来的配置管脚,如JTAG Config ,Config mode管脚均没有分配管脚位号,查看pad文件里面是有位号的,产生的过程文件,csv也是有位号的,然而最终到划分模块的时候就看不到管脚位号了,有大湿遇到过吗?
1 h% E$ X3 N0 Z* j7 f' }& a' N; R2 z$ |/ a
在用Altera FPGA时就没问题。我们用Altera器件比较多,xilinx很少。

该用户从未签到

2#
 楼主| 发表于 2012-6-9 10:55 | 只看该作者
问题已经解决,重新画了符号
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-24 08:02 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表