共享资源，8层板，求分析

lingyun08 · 发表于 2012-6-6 10:51

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

同事不知道从哪弄到的，共享下，求高手分析

dzwinner · 发表于 2012-6-7 14:36

刚下下来看了看，很漂亮！其他方面慢慢研究！

dzwinner · 发表于 2012-6-7 15:02

他的电源分割很复杂！值得推敲！

dengzs2008 · 发表于 2012-6-8 00:14

看看，顶一个，期待

dengzs2008 · 发表于 2012-6-8 00:28

有没有看后做点评的，欢迎踊跃发言啦

huangzj · 发表于 2012-6-8 08:45

1 ，叠层不理想，第二层为power，顶层走线这么多还有很多重要的高速信号线，这样使得top层走线回流路径很长，而且电源层的噪声会对top有影响
2，电源处理不咋的
3，各个对称层残铜率不一样，特别是第六层和第三层。这样对生产不好，容易产生翘起，
4，第七层没看到铺铜啊，不知道什么回事
5，阻抗控制了吗？怎么看走线线宽都是一样的啊，等等

Jolie · 发表于 2012-6-8 10:01

传说中滴主板

purnedy · 发表于 2012-6-8 10:49

谢谢分享，

part99 · 发表于 2012-6-8 11:11

huangzj 发表于 2012-6-7 19:45
/ m7 s1 e3 W* l# T* ?2 |! T1 ，叠层不理想，第二层为power，顶层走线这么多还有很多重要的高速信号线，这样使得top层走线回流路径很长 ...

高手！
不过对最后一点，我看了，应该阻抗匹配是做了，因为，大部分的单端50欧姆，网口差分100欧姆，USB差分90欧姆，线宽和线距的确是不一样。
该板应该是一个老手的作品，该考虑的事情也都考虑了，算不错的。

jimmy · 发表于 2012-6-8 14:30

1，第七层竟然是空层。

2，表贴器件全用了全连接。

3，时钟线的线宽竟然突变（如R105等）

4，没有做到3W，串扰严重

5，很多对高速差分线竟然绕错。（如DIMM2.U17等)

6，层叠不平衡（设计上也没有作平衡补偿处理）

7，晶体的布线待优化，没按类差分

8，网口变压器没有挖空处理

9，整板没作阻抗控制（J6，J7这里就看得出来）

10，过孔打得太粗糙，就像老母鸡下蛋。将平面隔断了。

11，布局不足：

电解电容（左右方向）有两种方向

电解电容放在电源芯片两边，靠得很近，电容的寿命很危险。

电解电容靠电感（如L18等）相当近。

。。。

惨不忍睹!

lingyun08 · 发表于 2012-6-8 16:33

，有大师来了。评价的好中肯哈，要好好学习的。板上的时间和其他的可能有影响的我删了，应该是05年的作品，本人看见了见谅啊。顺便再次求教如何像他这样画圆弧（除了router里面的accordion或者是直接add arc）

黑驴蹄子 · 发表于 2012-6-8 16:39

这种板子用AD画不要卡死啊{:soso_e126:}

TZD123456789 · 发表于 2012-6-12 16:23

jimmy 发表于 2012-6-8 14:30 ( f# a/ O# p* ?. f; h8 e
1，第七层竟然是空层。9 g' Y# E {: o9 m3 Y5 j
) s% F+ ^2 f& M7 M0 ?
2，表贴器件全用了全连接。

您好，我的见解：楼主说惨不忍睹，我觉得也没那么夸张。
表贴器件全连接的话，机贴没有问题且电气性能更良好，花焊盘手焊有较大优点。
关于3W的原则，准确的说应该是3H，即叠层吧。
过孔打的是比较近，导致铺铜不能完美。设计使用width=5mil，改用1mil,可以更完美的。
请教关于电解电容寿命的问题，是否离电源近，纹波大瞬间电压损伤？
关于设计，我认为电源层的20H原则没有吧，所以电脑辐射这么大。。。

xiaoyilong2010 · 发表于 2012-6-12 16:37

学习了

ppp · 发表于 2012-6-12 17:02

下了学习一下

帐号		自动登录	找回密码
密码			注册

共享资源，8层板，求分析

EDA365欢迎您登录！

评分

浏览过的版块

推荐内容 /1