EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 Heaven_1 于 2023-8-28 15:37 编辑 1 ^2 K ?. k( F- i; [' ~
, U% t6 T4 H& P3 h高效解决由分地导致的辐射问题?相信不少人是有疑问的,今天深圳市比创达电子科技有限公司就跟大家解答一下! 出于各种设计需求,在PCB layout时,经常会采用分地设计;如: 1) 由于数字信号通常是一些高速、高频信号,会存在高频干扰噪声;而模拟信号如电源部分常常是低频、大电流信号,高频干扰耦合在电源信号中易通过电源线等线缆被带出板外产生辐射;一些传感器采集的模拟小信号通常幅值较小,高频干扰耦合至此易导致信号状态紊乱,若再经放大后更会造成难以预计的后果;因此,通常会采取数字地和模拟地分开设计。 2) 一些电机产生的驱动输出端因高功率大电流、快速开关的驱动信号存在较大的宽频带干扰,也会将功率端的地与前端的控制信号地进行分割,避免驱动端的噪声耦合至前端干扰控制信号、或从控制端被带出产生EMI问题。 3) 一些产品的机壳地和PCB地有时出于安规等考虑也会采取分地的设计。 在比创达的日常整改工作中,也经常遇到因分地问题导致的EMI或EMS问题;经过经验丰富的现场整改工程师定位整改后,通过简单的取消割地、或者增加缝补电容等措施即可快速解决问题,现分享一个经典案例如下: 高效解决由分地导致的辐射问题!(下)接下来就跟着深圳比创达EMC小编一起来看下吧! ![]()
$ a7 y- r2 F q$ C& _% ?) I+ J3 [9 p) e! Z6 A- w
一、分地设计概述 如文章开头所述,出于降低互相耦合干扰的考虑,对板上的模拟地和数字地进行分割设计。 如图1,若采用单点接地,或是模拟部分和数字部分共地时,因地回路上多少会存在阻抗(图中Lp和Rp分别是寄生电感和寄生电阻),低频时阻抗不高、影响不明显;但高频时,阻抗会大得多;因地阻抗的存在,回路电流流经时就会产品电动势,地电动势会被抬升,从而影响各个模块的电平,也就是所谓的地弹效应。 图1中模拟部分的回路阻抗不仅包括Lp1、Rp1组成的Z1,还叠加了数字回路的Z2(Lp2和Rp2组成),所以模拟部分受到的地弹影响(V1+V2)较数字部分更大,同时数字部分的高频噪声也会因为共地问题被导入到模拟部分,从而影响产品的EMI性能。 ) K( H l" V: ^* \$ i9 Q
/ F/ A( a0 D7 A% Z- p1 J, q![]()
) H7 r8 N$ J* P# v6 m4 t( w) f v4 M( i
![]()
0 Y, e- U* [4 T9 B$ `) r6 n$ r( P7 J3 Z* v4 c- R5 R3 W( C4 W: R0 @
图1 共地及地弹效应示意 针对地弹效应导致的EMI问题,一种较常用的解决方式就是分地设计;如图2,即是分地处理的示意图,将数字地和模拟地分隔开,数字信号、电源与模拟信号、电源的地分别接数字地和模拟地,然后数字地和模拟地再进行单点或多点桥接,桥接处可直接采用铜箔走线,也也可以用LRC滤波器(如:BTREF2012A2R601)、0欧姆电阻短接。 ![]()
2 [' W# P; P7 g; C$ k' o
% t+ ~5 B# R7 t0 _' ~图2 数模分地示意 另外还有一种跨分割的情况是,高速走线跨过电源分割带;如图3,若高速走线是以电源面作为参考面,可能会存在跨不同电源区域导致的跨分割问题,针对这种情况,就可以在跨分割区域附近增加缝补电容来保证回流路径连续问题;第1节所述的解决网卡产品的RE问题就采用的是缝补电容法。 ! G4 U' Z# P+ {3 A; L
2 l& t0 S! ^5 f: ^图3 跨电源面走线及缝补电容示意 二、小结 01 分地布局是解决EMC问题、SI及PI问题中一个比较有效的手段;同时一些应用场景如安规需要也是必须要分地的; 02 分地就难免会造成一些阻抗不连续、走线跨分割等问题,所以有时需要采取一些额外的补救措施如磁珠隔离桥接、缝补电容桥接等。
$ ]4 t0 `, I* [! J$ J6 s* f% s1 Z+ p( a/ t
|