logic原理图传送网表到layout里面报错这个怎么解决哦

okele

logic原理图传送网表到layout里面报错这个
% C, C7 h2 _) z! XPart Type CON-1 has the following gate pins that do not match to the Library part:
7 Q8 o9 I& y- n0 I/ c% j. Q) Z5 ^(16 14) (13 16) (20 17) (17 18) (18 19) (19 12) (23 13) (12 7) (14 24) (24 4)
6 n7 P6 ~0 H" T(7 5) (4 20) (5 23) (9 2) (10 21) (2 15) (21 22) (22 11) (11 10) (8 9)
(3 8) (1 3) (15 1).
Non matching Part Type CON-1 is used by the following parts:
/ y1 _. j/ a" TU40.
+ a3 @$ U/ ~' B+ Q9 h, _) }* Q$ u
这个报错是什么意思哦
出现这种问题如何解决？

高手帮下，谢谢！！！

okele

谁告诉我一下哦

164430805

检查下U40的封装库、

jimmy

U40的封装:原理图管脚排列与PCB对应不上。

# t& R' f9 E% r* l4 _1 j4 D是库的问题。

okele

jimmy 发表于 2012-5-25 11:49
% z! }4 j8 B3 Q, TU40的封装:原理图管脚排列与PCB对应不上。
" g% e+ T* g& s
0 z: m8 f$ t) r: b8 F  l是库的问题。

额，谢谢Jimmy