上拉电阻的问题

yangyansiw

: M; v" y, g' ~- G: f* _# P上拉电压加上FPGA（ttl 3。3v）到端口时总的交流电压会不会是以3.3v为中心在波动
就是把ttl的电压抬高了
5 Z' {9 h/ G, @, d$ m
' E# ]0 j8 H$ N& ?4 W* E
我知道不会 会的话 电路就有问题了 但我想不清楚为什么 不会抬高

2 t* d7 C( v7 Z5 G: b请高手指教