EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
74HCT165是符合JEDEC标准7A的高速Si栅极CMOS器件。它们与低功率肖特基TTL(LSTL)引脚兼容。
8 w$ O4 n1 _( B! @ C) v74HCT165是8位并行加载或串行移位寄存器,具有可从最后一级获得的互补串行输出(Q7和Q7)。当并行加载(PL)输入为LOW时,来自D0到D7输入的并行数据异步加载到寄存器中。+ O. Q' Z% }% ?- B
当PL为HIGH时,数据在DS输入端串行进入寄存器,并向右移动一位(Q0→ Q1→ Q2等)。该特性允许通过将Q7输出连接到下一级的DS输入来扩展并串转换器。1 H% ?- a7 \6 X9 L
时钟输入是门控OR结构,其允许一个输入用作有效低时钟使能(CE)输入。CP和CE输入的引脚分配是任意的,为了布局方便,可以颠倒。对于可预测的操作,输入CE的LOW到HIGH转换应该仅在CP HIGH时发生。CP或CE应在PL的LOW到HIGH转换之前为HIGH,以防止在PL被激活时移位数据。 特性% G& o! O) r) _2 [3 h1 J& q8 [
•电源电压范围从2.0到6.0 V
$ |; A' p7 n2 t" p7 y•CMOS低功耗
' D, {8 H6 ^9 y•高抗噪性
% D& h6 q* l i& D% z•根据JESD 78 Class II Level B,闩锁性能超过100 mA, G2 T, D( @ E4 n5 h) P
•异步8位并行负载
f/ ^0 }7 d3 s3 [* }•同步串行输入 |& L+ q& l# _& ], r1 ?9 ]/ \
•输入水平:7 Y8 t4 z4 c6 W6 @6 X& B
•对于74HC165:CMOS级别* w, v2 ?4 t G/ f9 \. x5 E& t
•对于74HCT165:TTL电平
5 h# h/ s; o: t& a8 Z* H•符合JEDEC标准:" A/ H* w: T. K% R
•JESD8C(2.7伏至3.6伏)
6 m: ` P) Q! |•JESD7A(2.0 V至6.0 V)
K6 Y' d, j$ F* W2 k& v: B6 |2 {9 n•ESD保护:
0 _8 }3 R$ g% j, C/ A•HBM JESD22-A114F超过2000 V
* t0 R Z8 }$ C7 w/ L•MM JESD22-A115-A超过200 V) B8 Q3 R v3 ] }7 \4 q, g
•多种包装选项& r7 ?; f8 P! _7 p# B# m' Q9 Q
•规定范围为-40°C至+85°C和-40°C到+125°C 应用) {" E2 B: S5 M" m# N/ n; ] Q# i
•并行到串行数据转换
/ d" S6 m# e7 l: K |