找回密码
 注册
关于网站域名变更的通知
查看: 443|回复: 2
打印 上一主题 下一主题

[Cadence Sigrity] 如何从FPGA的IBIS模型中提取出对应内存控制器的模型

[复制链接]
  • TA的每日心情
    开心
    2021-1-29 15:36
  • 签到天数: 33 天

    [LV.5]常住居民I

    跳转到指定楼层
    1#
    发表于 2023-7-27 09:16 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    本帖最后由 snutqq 于 2023-7-27 09:16 编辑 ' _/ q0 A/ D8 ~. f1 x" U

    - r6 G* G; \/ C3 V7 A用Sigrity进行DDR3的仿真,控制器端用的是FPGA器件,存储端用的是镁光的DDR3器件。这两个器件都能从官网得到对应的IBIS模型。( d: g5 t: y/ @8 R* x4 }
    在sigrity里面进行模型分配的时候,控制器端IBIS模型里面并没有按照DDR3的信号分组进行设置,而是这样的格式内容,请问需要如何操作才能得到像教程里面这样的设置模型?; }; C4 m" G+ H% `+ m: O- {
    不知道有没有哪位大神能不吝赐教,谢谢!
    7 z' a. E9 w2 l. q& K4 }; T

    屏幕截图 2023-07-26 200631.png (61.13 KB, 下载次数: 2)

    屏幕截图 2023-07-26 200631.png

    屏幕截图 2023-07-26 200859.png (96.08 KB, 下载次数: 2)

    屏幕截图 2023-07-26 200859.png
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    2#
    发表于 2023-7-27 10:45 | 只看该作者
    要让FPGA工程师输出管脚与信号对应关系表,或者手工对FPGA的模型进行编辑,编辑方法可参考这篇公众号文章:https://mp.weixin.qq.com/s/nmA0S61yYr1RE4QNA7bu3g

    点评

    学习了,非常感谢杜老师解惑。  详情 回复 发表于 2023-7-27 14:28
  • TA的每日心情
    开心
    2021-1-29 15:36
  • 签到天数: 33 天

    [LV.5]常住居民I

    3#
     楼主| 发表于 2023-7-27 14:28 | 只看该作者
    dzkcool 发表于 2023-7-27 10:450 l0 G8 j( e2 b0 }. u8 p" `! U2 G1 G
    要让FPGA工程师输出管脚与信号对应关系表,或者手工对FPGA的模型进行编辑,编辑方法可参考这篇公众号文章: ...

    0 x0 e+ B6 y1 S8 G2 E学习了,非常感谢杜老师解惑。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-12 03:00 , Processed in 0.125000 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表