最近做的一块PCB,发上来大家帮忙看看.

77991338 · 发表于 2012-5-9 17:15

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

希望有大神们帮忙看看,指导下有什么不足与缺点,谢谢了.{:soso_e183:}

PCB.rar (1.65 MB, 下载次数: 421)

LHF123456 · 发表于 2021-7-14 16:40

差分线有的地方耦合度不是很统一，虽然不清楚信号质量要求多高，但是如果能处理完美还是觉得会好点，毕竟做这行多多少少也有点强迫症（差分对处理可以参照英特尔资料来处理方式）
既然添加了两个内层来针对差分线的阻抗匹配，但是我看到阻抗线的相邻层断层或者跨分割的情况。
CAN信号正常宽度20mil即可，最好是可以全程包地，
GPS处进行了地的区分，建议两个地直接的距离加大到1MM 全层做一致。现状看来，正反面分割还不是很一致。电感再放置反面做一点连接，这样美观度要需求上面都能做到极致一点。
晶振方面的话，不管他是否有属于自己的地都需要进行单独包地，然后再做一点连接到外面大地上面。如果能做到全层净空是最好的，有局限性的话，做相邻层即可。
DIP器件反面器件有点太近，量产要求DIP器件反面需要做3MM器件禁布区，就算是样版阶段也应该需要做个1MM的禁布区，以便后面的返修各方面。
螺丝孔附近的小器件尽量也稍微远点，以前有过案例放置两三MM在上钻头的时候，强度太大，把器件直接翘起了。当然这个属于小概率事件。
板子外形有的边角做直角处理有的做弧形，建议统一做弧形。既美观也不会伤手

板子上空余的地方虽然也做了地孔的加强，我觉得应该除了大面积空的地方进行规律的孔放置也需要看看孤岛铜的地方是否可以通过调整线或者进行地孔来避免。
铜皮的如何能都切换成散热处理最好了。大电源处再手动加强一下。这个对焊接方面有好的一面。
以上，是我简单看了一下数据得到的一些感想。
不可否认在2012年能做到这个地步，虽然不是达到完美程度。但是也是可圈可点，想必今日的你已经变得足够强大。
以上，是一个2015入行的新人给予你最大的致敬

:victory:

旅行者A1 · 发表于 2020-7-30 15:34

好贴，收藏了

哓柒 · 发表于 2012-5-10 08:42

看看,学习学习

part99 · 发表于 2012-5-10 11:05

不错，是有经验的老手的作品。
不过，DFM可能差一点：
1. U11，DC-DC芯片的GND PAD要画十字，这样，过回流焊的时候，锡膏才不会把IC顶起来；
2. MCU放底层可能会给生产带来一些麻烦，不过最好问一下代工厂。（主要因为回流焊先过底层，这样，MCU不得不过两次回流焊；如果先过顶层的回流焊，那么，过底层回流焊的时候，顶层的一些大的元器件可能会掉落。）

77991338 · 发表于 2012-5-10 13:16

part99 发表于 2012-5-10 11:05 - A1 i3 W0 X1 X; P+ T
不错，是有经验的老手的作品。
& u5 c, Q# [6 k) ~: ?2 ?4 G不过，DFM可能差一点：
' d8 Z+ j/ W+ ?4 C1. U11，DC-DC芯片的GND PAD要画十字，这样，过回流 ...

受教了,谢谢指点.

part99 · 发表于 2012-5-10 13:45

另外，还发现一些问题，楼主看看是否需要改：
1. 差分线的间距没有走好，我看到USB走5-6-5，其他有的走5-6-5,5-7-5和5-9-5。
USB的差分阻抗是90欧姆，其他一般是100欧姆，所以，USB的差分线应该和其他的不一样，要去计算一下。
2. MCU的SPI总线，如果没猜错，应该MCU是master，这样，clock和MISO应该是MCU发出来，MOSI是MCU接收；所以，阻尼电阻应该这样放：clock和MISO的电阻放CPU一侧，MOSI放在FM1702（U31）一侧。

77991338 · 发表于 2012-5-10 13:51

part99 发表于 2012-5-10 13:45
D/ z0 U8 |0 r/ D/ k另外，还发现一些问题，楼主看看是否需要改：7 c9 O7 O s: x1 y* c9 K
1. 差分线的间距没有走好，我看到USB走5-6-5，其他有的走5- ...

谢谢了,有些地方我走的不是很到位,谢谢你的指点.

xsl326835 · 发表于 2012-5-10 22:09

用来调试一下还行，用来生产就惨咯

part99 · 发表于 2012-5-11 06:28

xsl326835 发表于 2012-5-10 09:09
0 d, w2 r `8 a& m7 e, c( l1 D用来调试一下还行，用来生产就惨咯

我觉得还好了，楼主的layout还是很用心的，相比不少量产的pcb都要好。

akclwq · 发表于 2012-5-11 10:33

老手,不用谦虚了,共同研究!

akclwq · 发表于 2012-5-11 10:53

老手,不用谦虚了,共同研究!
PCB板的工艺边做得很好!
PCB很多地方都包地了,电源部分也隔离了,电源线也加粗了,也使用了多点过孔连接来增强电流!
PCB板的整体布局都很漂亮!
PCB的走线都很流畅!
PCB的线宽都很合适!
PCB上加了很多过孔(DGND)对抑制EMI很有帮助!
其它地方,根据我的经验,因为是双面板,也兼顾不了这么多了!成本问题!只要没有功能性问题就好了!

77991338 · 发表于 2012-5-11 10:57

akclwq 发表于 2012-5-11 10:53
/ J, r# R4 L& i) O+ p3 {老手,不用谦虚了,共同研究! 3 G2 w" ]) N& t
PCB板的工艺边做得很好!
& M" e; C# ^# @& A% c, N: EPCB很多地方都包地了,电源部分也隔离了,电源线也加粗 ...

呵呵,这块做的是四层板,为了有些信号的保证,特意多加了一个底层和电源层.

akclwq · 发表于 2012-5-11 11:11

看漏眼了,不错,中间层,分配得很好!

xsl326835 · 发表于 2012-5-11 14:36

part99 发表于 2012-5-11 06:28 4 r5 Q7 O1 T& V D Y- m0 Z/ W' s) H
我觉得还好了，楼主的layout还是很用心的，相比不少量产的pcb都要好。

按键，晶振底层的贴片器件对生产工艺是很大的挑战。

77991338 · 发表于 2012-5-11 14:48

xsl326835 发表于 2012-5-11 14:36 $ b; o, o( d. @( T$ t9 z
按键，晶振底层的贴片器件对生产工艺是很大的挑战。

对,这个问题是我以前没有考虑好的,在波峰焊的时候会有一定的阻碍,现在这块板子已经回来了,是在外面焊接的,还好没出什么纰漏,也正在调试和酝酿一些新增功能或者调整的改板了

xsl326835 · 发表于 2012-5-11 14:56

这个板不是用AD画的，应该是allegro转过来的吧？从机械层余留信息及缺省网标可以看出。

帐号		自动登录	找回密码
密码			注册

最近做的一块PCB,发上来大家帮忙看看.

EDA365欢迎您登录！

评分

评分

评分

评分

评分

推荐内容 /1