Allegro因为精度问题导致走线连接不上怎么办？

webster_shen

请教 如果在用allegro做PCB设计的时候，尤其是从其它单板上导数据过来的时候，或者更新封装库有时会因为精度不一致或者pad中心偏差了一点点导致没连上，有什么简单一点的办法处理下吗？ 谢谢
6 g: k5 Y, ?: F5 `

tangqianfeng

toos->derive connectivity

webster_shen

tangqianfeng 发表于 2023-6-28 16:43
toos->derive connectivity

& ^5 K5 u5 ?/ D1 K谢谢了 ，可以用

手撕泡面

tangqianfeng 发表于 2023-06-28 16:43:59
+ w0 O; m+ a9 S( rtoos->derive connectivity

" L& L; P8 w8 {3 C/ x0 X1 e1 l: I/ ^; u
学到了，谢谢

今天多少号嘞

我这边从其他板子sub-drawing过来 坐标0 0 有些连上有些没连上，用楼主的办法也不行，还有其余的办法吗

d0211

tangqianfeng 发表于 2023-6-28 16:43
toos->derive connectivity

謝謝 很實用的應用跟活用在為連接上的小線段上
8 `: s2 z4 n( f* M. w

华山刀客

感谢你节省了时间！