ADC应该怎么布线

Getaway

当集成电路内部有模拟和数字部分时，为了避免数字信号噪声耦合到模拟信号中去，通常在芯片内部模拟地和数字地分开。所以芯片的引脚AGND，DGND仅仅代表它们在芯片内部的连接，而在芯片外部不一定要把它们分开。我们要做的就是尽量减小数字逻辑地电流对低电平模拟电路的干扰。7 f) {! c/ s; V
一般建议AGND和DGND引脚在外部都要连接到同一低阻抗的地平面，而且引线要求尽量短，任何DGND额外的阻抗都会通过杂散电容在模拟电路内引入更多的数字噪声。并且这个同一地平面要求是模拟地平面。
当然，最好的办法是不分割地平面，模拟地和数字地使用一块完整的地，将PCB分为模拟部分和数字部分，通过适当的走线规则来解决模数干扰问题。步骤如下：+ U* b# Y6 a. h; P5 Y4 I
: A1 p2 ?; a) e1、将PCB的模拟部分和数字部分分开。$ S1 a8 u. R2 @# C- ?- ~6 v
2、不要分割地平面，在模拟和数字部分的下面使用一块完整的地平面8 v* f. K8 t# r$ C
3、在板上的数字部分仅走数字信号，且所有的层都只能走数字信号) L5 L$ e# Y* V( P+ [
4 _- `- G! l. I; V7 i4、在板上的模拟部分仅走模拟信号，且所有的层都只能走模拟信号
" F& k' p" l- K# |+ F/ n5、注意其它走线规则

! i" `0 w  f& \2 ~如果非得要分割地平面，最好保证信号线的下面都有地回路，如下图的右图所示，左图是不正确的地平面分割方法+ Y3 m$ i- m6 w) G+ ^9 H2 c$ A
& m+ H% x% D0 s  V0 {另一个,最近在做ADC版图设计，差不多快完工了，说说一些心得吧。" Z4 \5 U. R9 x  U# r+ l
这是我第二次画ADC版图，几年前帮人画过一次，可惜那时经验严重不足，也没有留下多大印象，后来那芯片到底怎样也没有明确的定论。那之后版图做的渐渐多了，开始深刻理解“初生牛犊不怕虎”这句话的涵义。
说到画版图，在做模拟IC设计的流程中，可以算得上是我最讨厌的一步，但是每次要验证设计的正确与否又逃不开，毕竟自己做的电路由自己亲手设计版图，感觉上要更踏实一些吧，出了问题也容易寻找原因。。
ADC属于混合信号设计的范畴，因此最开始就是将数字电源地与模拟电源地分开，从电路图上就需要这么做。版图上模拟电路与数字电路尽量不要放在一起，距离隔远点。如果有必要的话打上就给模拟模块和数字模块分别打上保护环吧，这样芯片的接地性能估计也会好一些。! \3 C. W6 k: f5 e1 Y6 B
理顺信号通路，比如说将芯片的输入与输出放在芯片的两个方向，这个跟版图布局有很大关系。好的版图布局不仅节省面积，内部连线也很方便，不会出现太复杂的交叉耦合问题和很长金属走线。
在PAD的布局上也要考虑隔离，数字PAD与模拟pin不要放在一起，可以用PAD地隔开。高速PAD的位置也需要仔细考虑，可不要对周围的信号线造成很大干扰。
如果是差分电路结构，版图上就尽量保证对称性。比较关键的电阻电容需要加上dummy。
芯片上如果还有空余的边角，可以加去藕电容或电源地之间的滤波电容，也可以做填充满足金属密度要求。' W7 b! |8 Y1 j+ h% m/ a1 [* {
这里只是一个粗略的总结，版图的画法其实有很多“玄机”，不然怎么会称版图设计工程师为 "artist"呢！
7 k- f- M, d! v7 C; b: K  V