PCB设计过程中如何考虑阻抗控制和叠层设计？

瑞兴诺pcb

PCB设计过程中如何考虑阻抗控制和叠层设计？

5 ]3 i2 O2 p& Z' A- p9 C

) J# b7 O4 S& b（以下文字均从网络转载，欢迎大家补充，指正。）
( }' D# |6 v( v3 f0 c随着 PCB 信号切换速度不断增长，当今的 PCB 设计厂商需要理解和控制 PCB 迹线的阻抗。相应于现代数字电路较短的信号传输时间和较高的时钟速率，PCB 迹线不再是简单的连接，而是传输线。
* ^; l% L# z5 f# d# P/ A
在实际情况中，需要在数字边际速度高于1ns或模拟频率超过300Mhz时控制迹线阻抗。PCB 迹线的关键参数之一是其特性阻抗（即波沿信号传输线路传送时电压与电流的比值）。印制电路板上导线的特性阻抗是电路板设计的一个重要指标，特别是在高频电 路的PCB设计中，必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。这就涉及到两个概念：阻抗控制与阻抗匹配，本文重点讨论阻抗控制和叠层设计的问题。
) F: }9 }8 E" D) T1 z# l) g
阻抗控制
, P8 |! P/ B1 v  c5 |/ A$ u/ x
阻抗控制（eImpedance Controling），线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为“阻抗控制”。

PCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。影响PCB走线的阻抗的因素主要有： 铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。PCB 阻抗的范围是 25 至120 欧姆。
  d+ C  o! s( W# w" v) N
/ g/ g" s2 ]: H4 `. z# S5 R* a在实际情况下，PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。迹线和板层构成了控制阻抗。PCB 将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定：
* O8 y. i" z3 V" `( x
6 M; ]2 p& T" J6 M信号迹线的宽度和厚度
8 _. {* w5 I% }, U! g7 C. X
* l' Y% w5 u* [迹线两侧的内核或预填材质的高度
1 u$ ^3 Q, [5 o; `* M; R) q
迹线和板层的配置
9 H, \( o6 j. X! h, ~$ R
! X; B3 n* c+ N7 x4 B3 l1 k/ V2 t内核和预填材质的绝缘常数

PCB传输线主要有两种形式：微带线（Microstrip）与带状线（Stripline）。
+ s$ [5 w3 n8 ]) X
6 t6 i; M2 `6 S微带线（Microstrip）：
  _  H, o+ t. H  f$ Z0 \% F5 Y8 }
微带线是一根带状导线，指只有一边存在参考平面的传输线，顶部和侧边都曝置于空气中（也可上敷涂覆层），位于绝缘常数 Er 线路板的表面之上，以电源或接地层为参考。
, y: J8 W/ |5 ]0 B
3 q) t% W9 @4 {; y
9 b0 A2 @  j/ ]2 B! u带状线（Stripline）：
# q& _1 n9 j) W) u
带状线是置于两个参考平面之间的带状导线，电介质的介电常数可以不同。具体的微带线和带状线有很多种，如覆膜微带线等，都是跟具体的PCB的叠层结构相关。

用于计算特性阻抗的等式需要复杂的数学计算，通常使用场求解方法，其中包括边界元素分析在内，因此使用专门的阻抗计算软件SI9000，我们所需做的就是控制特性阻抗的参数：
$ n0 p# q& P  T, r
+ X$ T* X* I5 O) h# ~绝缘层的介电常数Er、走线宽度W1、W2（梯形）、走线厚度T和绝缘层厚度H。

4 E9 D) M2 u- c; k! Z9 I对于W1、W2的说明：
/ B- t9 j1 m5 ]% @# m
计算值必须在红框范围内。其余情况类推。

0 w6 t- k' @' \, C' Q  K  M下面利用SI9000计算是否达到阻抗控制的要求：
6 q9 p2 M. f0 `/ _6 S  n& I9 e
. q9 D/ D9 i/ Q% C$ A首先计算DDR数据线的单端阻抗控制：
- e( O0 R1 U# p7 G! ]
TOP层：铜厚为0.5OZ，走线宽度为5MIL，距参考平面的距离为3.8MIL，介电常数为4.2。选择模型，代入参数，选择lossless calculation，如图所示：
, e; s* X+ R" J8 ?, L1 u7 d
coating表示涂覆层，如果没有涂覆层，就在thickness 中填0，dielectric（介电常数）填1（空气）。

substrate表示基板层，即电介质层，一般采用FR-4，厚度是通过阻抗计算软件计算得到，介电常数为4.2（频率小于1GHz时）。
/ }8 E+ L2 t6 ?1 F) t
点击Weight（oz）项，可以设定铺铜的铜厚，铜厚决定了走线的厚度。

9、绝缘层的Prepreg/Core的概念：
* Z, S/ B( R& }/ p3 J
# A8 l/ K  N0 J5 X& fPP（prepreg）是种介质材料，由玻璃纤维和环氧树脂组成，core其实也是PP类型介质，只不过他的两面都覆有铜箔，而PP没有，制作多层板时，通常将CORE和PP配合使用，CORE与CORE之间用PP粘合。

10、PCB叠层设计中的注意事项：

- A7 D4 F! J; k3 N8 O$ K9 n（1）、翘曲问题

PCB的叠层设计要保持对称，即各层的介质层厚、铺铜厚度上下对称，拿六层板来说，就是TOP-GND与BOTTOM-POWER的介质厚度和铜厚一致，GND-L2与L3-POWER的介质厚度和铜厚一致。这样在层压的时候不会出现翘曲。
, Y4 }3 c. ~( g0 S0 y) C7 L4 g
（2）、信号层应该和邻近的参考平面紧密耦合（即信号层和邻近敷铜层之间的介质厚度要很小）；电源敷铜和地敷铜应该紧密耦合。

9 b5 v8 h4 h0 i- S1 |; ]' O6 Z$ t* s（3）、在很高速的情况下，可以加入多余的地层来隔离信号层，但建议不要多家电源层来隔离，这样可能造成不必要的噪声干扰。
, |+ T7 C2 Q, e6 x/ \9 D) t
  _, g" a+ W) T) `$ b* {- i/ _$ o（4）、层的排布一般原则：

. J1 w; ~! h0 }  t元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面；
8 @! w  t0 A. s& b8 l
所有信号层尽可能与地平面相邻；

9 [6 `. B* H0 i尽量避免两信号层直接相邻；
! f/ g1 n8 K8 E0 Q/ V
主电源尽可能与其对应地相邻；
: p. _+ k- P& J( ]& _- J- F
. k  C' |0 {5 ?- [兼顾层压结构对称。
5 Y3 f  O4 W& o% Z+ e( I  F1 a
5 D: ?7 n! s( H% l. V0 c$ D9 a对于母板的层排布，现有母板很难控制平行长距离布线，对于板级工作频率在50MHZ 以上的

& N' v# y- s0 o, A. B（50MHZ 以下的情况可参照，适当放宽），建议排布原则：

元件面、焊接面为完整的地平面（屏蔽）；
& r* ^1 B0 m( l  \( ~: U
5 O7 U/ g. H- L+ L8 V  T. ^6 i8 z无相邻平行布线层；
' P9 Z1 \9 l: n4 F" [4 L/ D( g
) Z% T# e/ l1 b& ~4 ~% e/ K2 ~6 @! z所有信号层尽可能与地平面相邻；

关键信号与地层相邻，不跨分割区。
3 n. d$ v) F3 a

" X9 E3 Q9 G" s3 F& L

. g1 ~+ ]8 [/ L3 R

Blah

射频信号需要50欧姆阻抗匹配，还需要完正的地平面